用于高时延设计的低功率且面积优化的经分频时钟移位器方案

摘要

本申请涉及用于高时延设计的低功率且面积优化的经分频时钟移位器方案。一种存储器装置，其包含存储器单元，所述存储器单元根据具有第一时钟频率的第一时钟信号进行操作且基于数据存取时间进行存取。所述存储器装置可包含用于基于所述数据存取时间延迟存取命令的时钟移位器电路。所述时钟移位器电路包含移位寄存器电路和相位校正电路。所述移位寄存器电路使用具有所述第一时钟频率的某一分数的第二时钟信号来延迟所述存取命令。所述相位校正电路使用所述第一时钟频率的所述分数从所述移位寄存器电路接收所述存取命令，基于所述存取命令的相位信息而延迟所述存取命令，且基于所述数据存取时间使用所述第一时钟频率将所述存取命令输出到所述存储器单元。