一种提高译码器译码效率和吞吐量的LDPC译码器

摘要

本发明公开了一种提高译码器译码效率和吞吐量的LDPC译码器，涉及通信技术领域，本发明的系统通过将传入的LLR和C2V消息分两路并行，分别计算第一个CPM的更新LLR值和第二个CPM的新旧C2V消息的差值，并将结果累加，最终在一次循环中完成对行重为2的循环矩阵的LLR值的更新，提高译码效率；实现译码器流水操作，在时钟频率保持不变的情况下提高译码器吞吐量；在CCSDS标准下的7/8码率LDPC译码器系统能够提高一倍的译码效率，实现层与层之间读写的流水操作，减少RAM资源的使用，在时钟频率保持不变的同时，提高译码器近似两倍吞吐量。