开关电容电路、压控振荡器和形成开关电容电路的方法

摘要

本发明涉及开关电容电路、包括该开关电容电路的压控振荡器以及形成开关电容电路的方法。按照本发明一个方面的开关电容电路包括：第一电容；第二电容；以及晶体管，其设置在所述第一电容和所述第二电容之间，所述晶体管的栅极设置有高阻值电阻。

说明书

技术领域

本发明涉及电路技术领域，并且更具体地涉及一种开关电容电路、包括该开关电容电路的压控振荡器以及形成开关电容电路的方法。

背景技术

在电路系统中，将系统存储的总能量除以单一周期损失的能量定义为品质因子（Q）。在一个电路系统中，期望损耗的能量越少越好，即Q值越大越好。

目前，压控振荡器内一般设置有开关电容阵列，根据目标振荡频率控制开关电容阵列中的一个或多个开关闭合，使得接入一定的电容值后的压控振荡器能够输出最接近目标振荡频率的频率。

然而，随着信号频率越来越高，对压控振荡器的性能指标要求也越来越高。虽然开关电容阵列能够有效扩大压控振荡器的调谐范围，但是高频信号通过开关电容阵列时将产生一定的功率损耗，该功率损耗主要是由于开关电容阵列本身的等效串联电阻引起的。Q值较低的开关电容阵列对高频信号的响应能力差，甚至对高频信号造成严重衰减。此外，在传统的开关电容阵列结构中，来自外界的控制电压直接连接到晶体管的栅极而产生较大的噪声干扰，并且在交流通路中产生额外的对地电容。

发明内容

为了解决或至少缓解以上问题中的一个或多个，提供了以下技术方案。

按照本发明的第一方面，提供一种开关电容电路，所述开关电容电路包括：第一电容；第二电容；以及晶体管，其设置在所述第一电容和所述第二电容之间，所述晶体管的栅极设置有高阻值电阻。

根据本发明一实施例所述的开关电容电路，其中所述高阻值电阻的阻值大于20k欧姆。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中所述晶体管的源极连接于所述第一电容，以及所述晶体管的漏极连接于所述第二电容。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中所述第一电容和所述第二电容以第一预设方式进行配置，所述第一预设方式使得所述第一电容的第一寄生电阻的阻值和所述第二电容的第二寄生电阻的阻值减小。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中所述第一电容和所述第二电容为MOM电容，所述MOM电容包括多个堆叠设置的金属层，所述多个堆叠设置的金属层中的每个金属层包括多个叉指金属和连接所述多个叉指金属的公共支点。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中，当所述第一电容和所述第二电容为MOM电容时，所述第一预设方式包括以下中的一个或多个方式：增加所述叉指金属的宽度以减小所述叉指金属的电阻的阻值；增加所述公共支点的宽度以减小所述公共支点的电阻的阻值；以及在所述多个堆叠设置的金属层之间设置多个通孔。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中所述晶体管以第二预设方式进行配置，所述第二预设方式使得所述晶体管的等效电阻的阻值减小。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中所述第二预设方式包括将所述晶体管的W/L的值增加到预定阈值，其中W表示所述晶体管的有源区宽度以及L表示所述晶体管的沟道长度，所述预定阈值基于所述开关电容电路与衬底之间的寄生电容和所述开关电容电路的品质因子来确定。

根据本发明一实施例或以上任一实施例的所述的开关电容电路，其中所述晶体管为MOS管。

根据本发明的第二方面，提供一种压控振荡器，所述压控振荡器包括根据本发明第一方面所述的开关电容电路。

按照本发明的第三方面，提供一种形成开关电容电路的方法，其包括：设置第一电容；设置第二电容；在所述第一电容和所述第二电容之间设置晶体管；以及在所述晶体管的栅极设置高阻值电阻。

根据本发明一实施例所述的形成开关电容电路的方法，其中所述高阻值电阻的阻值大于20k欧姆。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中所述方法还包括：将所述晶体管的源极连接于所述第一电容，以及将所述晶体管的漏极连接于所述第二电容。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中所述方法还包括：以第一预设方式配置所述第一电容和所述第二电容，所述第一预设方式使得所述第一电容的第一寄生电阻的阻值和所述第二电容的第二寄生电阻的阻值减小。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中所述方法还包括：将所述第一电容和所述第二电容实现为MOM电容，所述MOM电容包括多个堆叠设置的金属层，所述多个堆叠设置的金属层中的每个金属层包括多个叉指金属和连接所述多个叉指金属的公共支点。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中，当所述第一电容和所述第二电容实现为MOM电容时，所述第一预设方式包括以下中的一个或多个方式：增加所述叉指金属的宽度以减小所述叉指金属的电阻的阻值；增加所述公共支点的宽度以减小所述公共支点的电阻的阻值；以及在所述多个堆叠设置的金属层之间设置多个通孔。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中所述方法还包括：以第二预设方式配置所述晶体管，所述第二预设方式使得所述晶体管的等效电阻的阻值减小。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中所述第二预设方式包括将所述晶体管的W/L的值增加到预定阈值，其中W表示所述晶体管的有源区宽度以及L表示所述晶体管的沟道长度，所述预定阈值基于所述开关电容电路与衬底之间的寄生电容和所述开关电容电路的品质因子来确定。

根据本发明一实施例或以上任一实施例的所述的形成开关电容电路的方法，其中所述晶体管为MOS管。

根据本发明的一个或多个实施例的开关电容电路通过在晶体管的栅极设置高阻值电阻，一方面能够减少来自外部的噪声干扰，另一方面使得从晶体管的源极和漏极看向晶体管的栅极均呈现高阻值状态，从而能够改善对地电容到差模电容，由此减小地耦合的噪声干扰。此外，根据本发明的一个或多个实施例的开关电容电路能够显著增加开关电容电路的Q值，减少高频信号通过开关电容电路时产生的功率损耗，并且提高了开关电容电路对高频信号的响应能力。

附图说明

本发明的上述和/或其它方面和优点将通过以下结合附图的各个方面的描述变得更加清晰和更容易理解，附图中相同或相似的单元采用相同的标号表示。在所述附图中：

图1示出了按照本发明的一个或多个实施例的开关电容电路。

图2示出了按照本发明的一个或多个实施例的图1中所示的开关电容电路的寄生等效模型。

图3示出了MOM电容的单个电容层版图结构。

图4示出了按照本发明的一个或多个实施例的形成开关电容电路的方法流程图。

具体实施方式

以下具体实施方式的描述本质上仅仅是示例性的，并且不旨在限制所公开的技术或所公开的技术的应用和用途。此外，不意图受在前述技术领域、背景技术或以下具体实施方式中呈现的任何明示或暗示的理论的约束。

在实施例的以下详细描述中，阐述了许多具体细节以便提供对所公开技术的更透彻理解。然而，对于本领域普通技术人员显而易见的是，可以在没有这些具体细节的情况下实践所公开的技术。在其他实例中，没有详细描述公知的特征，以避免不必要地使描述复杂化。

诸如“包含”和“包括”之类的用语表示除了具有在说明书中有直接和明确表述的单元和步骤以外，本发明的技术方案也不排除具有未被直接或明确表述的其它单元和步骤的情形。诸如“第一”和“第二”之类的用语并不表示单元在时间、空间、大小等方面的顺序而仅仅是作区分各单元之用。

在下文中，将参考附图详细地描述根据本发明的各示例性实施例。

图1示出了按照本发明的一个或多个实施例的开关电容电路。

如图1中所示，开关电容电路10包括第一电容C0和第二电容C1，以及在第一电容C0和第二电容C1之间设置的晶体管。可选地，晶体管可以为MOS管，进一步可以为NMOS管，其栅极端可以接控制电压。

在图1中，S表示晶体管的源极，G表示晶体管栅极，以及D表示晶体管的漏极。晶体管的源极S连接于第一电容C0，以及晶体管的漏极D连接于第二电容C1。在晶体管中，电阻Rhs和Rhd是分别连接于晶体管的源极S和漏极D的高阻值电阻，晶体管的栅极G处设置有高阻值电阻Rhg。可选地，高阻值电阻Rhg的阻值可以大于20k欧姆。

如图1中所示，通过在晶体管的栅极G处设置高阻值电阻Rhg，一方面能够减少来自外部的噪声干扰（例如，由于来自外界的控制电压直接连接到晶体管的栅极G而引起的噪声干扰），另一方面使得从晶体管的源极S和晶体管的漏极D看向晶体管的栅极G均呈现高阻值状态，从而能够改善对地电容到差模电容，由此减小地耦合的噪声干扰。

图2示出了按照本发明的一个或多个实施例的图1中所示的开关电容电路的寄生等效模型。

如图2中所示，图1中所示的开关电容电路10的寄生等效模型20包括第一电容C0和第二电容C1，以及在第一电容C0和第二电容C1之间设置的晶体管。其中，电阻Rc0是作为第一电容C0的第一寄生电阻，以及电阻Rc1是作为第二电容C1的第二寄生电阻。在晶体管中，电阻Rmsw是作为晶体管的等效电阻，电阻Rhs和Rhd是分别连接于晶体管的源极S和漏极D的高阻值电阻。电容Cmgnd是作为开关电容电路与衬底之间的寄生电容。

可选地，晶体管可以为MOS管，进一步可以为NMOS管，其栅极端可以接控制电压。

基于图2中所示的按照本发明的一个或多个实施例的图1中所示的开关电容电路10的寄生等效模型20，图1中所示的开关电容电路10的品质因子Q可以通过以下公式来表示：

其中，

基于上述公式可知，可以通过减小并联电容

可选地，第一电容C0和第二电容C1可以以第一预设方式进行配置，所述第一预设方式使得能够减小第一电容C0的第一寄生电阻Rc0的阻值和第二电容C1的第二寄生电阻Rc1的阻值。

可选地，晶体管可以以第二预设方式进行配置，所述第二预设方式使得所述晶体管的等效电阻Rmsw的阻值减小。可选地，第二预设方式包括将所述晶体管的W/L的值增加到预定阈值，其中W表示所述晶体管的有源区宽度以及L表示所述晶体管的沟道长度，该预定阈值基于开关电容电路与衬底之间的寄生电容Cmgnd和开关电容电路的品质因子Q来确定。需要说明的是，W/L的值过大会导致开关电容电路与衬底之间的寄生电容Cmgnd过大，而过大的寄生电容Cmgnd会显著影响第一电容C0与第二电容C1的总电容值，从而影响压控振荡器的期望频率。因此，W/L的值的上限阈值的选择需要使得开关电容电路与衬底之间的寄生电容Cmgnd不显著影响第一电容C0与第二电容C1的总电容值并且开关电容电路的品质因子Q达到期望值。在一个优选实施方式中，W/L的值的上限阈值的选择使得开关电容电路与衬底之间的寄生电容Cmgnd小于第一电容C0与第二电容C1的总电容值的二十分之一。在另一个优选实施方式中，W/L的值的上限阈值的选择使得开关电容电路的品质因子Q大于30，即保证开关电容电路的品质因子Q远大于振荡器中电感的品质因子Q。一般工艺设计中，振荡器中电感的品质因子Q大约为3-8，因此W/L的值的上限阈值的选择需要使得开关电容电路的品质因子Q大于30。通过上述第二预设方式来配置晶体管，能够显著减小晶体管的等效电阻Rmsw的阻值，从而提高开关电容电路10的品质因子Q。

在一个实施例中，第一电容C0和第二电容C1可以通过金属-氧化物-金属(metal-oxide-metal，MOM)电容来实现。MOM电容采用指状结构和叠层相结合的方法，在原有去耦电容的版图基础上利用同层金属构成的电容，以及多层金属堆叠的结构并联于去耦电容，从而可以在较小的面积下获得更大的电容值。

图3示出了MOM电容的单个电容层版图结构。MOM电容的电容值主要是由相邻两个叉指金属的侧壁电容形成的，例如，如图3所示纵向放置的MOM电容，其包括12个叉指金属310。假设MOM电容中相邻两个叉指金属310形成的单位电容的容值为Cunit，在叉指金属的宽度以及长度不变的条件下，当MOM电容中包括12个叉指金属310时，MOM电容的容值为11*Cunit。需要说明的是，图3中所示的叉指金属310的数量仅是示例性的，在不脱离本发明的精神和范围的情况下，叉指金属310的数量可以多于12个或者少于12个。

根据本发明一优选的实施方式，MOM电容可以包括多个堆叠设置的图3中所示的金属层，多个堆叠设置的金属层中的每个金属层包括多个叉指金属310和连接多个叉指金属310的公共支点320。

示例性地，当图3中所示的叉指金属310的数量为3个时，基于图3中所示的MOM电容的寄生等效模型，可以得到MOM电容的等效电阻R

在一个实施例中，当第一电容C0和第二电容C1为MOM电容时，第一预设方式可以包括以下中的一个或多个方式：增加叉指金属310的宽度w1以减小所述叉指金属310的电阻R

通过上述第一预设方式来配置第一电容C0和第二电容C1，能够显著减小第一电容C0的第一寄生电阻Rc0的阻值和第二电容C1的第二寄生电阻Rc1的阻值，从而提高开关电容电路10的品质因子Q。实验表明，通过上述第一预设方式来配置第一电容C0和第二电容C1，在信号频率为28GHz时能够将第一电容C0和第二电容C1的品质因子Q从大约15提高到大约190。

通过实验仿真可知，相比于传统工艺下在信号频率为28GHz时开关电容电路的Q值为9，根据本发明的一个或多个实施例的开关电容电路在信号频率为28GHz时能够取得34的Q值。因此，根据本发明的一个或多个实施例的开关电容电路的性能得到数倍的改进。

根据本发明的一个或多个实施例的开关电容电路通过在晶体管的栅极设置高阻值电阻，一方面能够减少来自外部的噪声干扰，另一方面使得从晶体管的源极和漏极看向晶体管的栅极均呈现高阻值状态，从而能够改善对地电容到差模电容，由此减小地耦合的噪声干扰。此外，根据本发明的一个或多个实施例的开关电容电路能够显著增加开关电容电路的Q值，减少高频信号通过开关电容电路时产生的功率损耗，并且提高了开关电容电路对高频信号的响应能力。

图4示出了按照本发明的一个或多个实施例的形成开关电容电路的方法流程图。

如图4中所示，按照本发明的一个或多个实施例的形成开关电容电路的方法包括如下步骤：

步骤410：设置第一电容C0；

步骤420：设置第二电容C1；

步骤430：在所述第一电容C0和所述第二电容C1之间设置晶体管；以及

步骤440：在晶体管的栅极设置高阻值电阻Rhg。

可选地，晶体管可以为MOS管，进一步可以为NMOS管，其栅极端可以接控制电压。

可选地，按照本发明的一个或多个实施例的形成开关电容电路的方法还包括将晶体管的源极S连接于所述第一电容C0，以及将晶体管的漏极D连接于所述第二电容C1。

可选地，高阻值电阻Rhg的阻值可以大于20k欧姆。

通过在晶体管的栅极G设置高阻值电阻Rhg，一方面能够减少来自外部的噪声干扰（例如，由于来自外界的控制电压直接连接到晶体管的栅极G而引起的噪声干扰），另一方面使得从晶体管的源极S和晶体管的漏极D看向晶体管的栅极G均呈现高阻值状态，从而能够改善对地电容到差模电容，由此减小地耦合的噪声干扰。

可选地，按照本发明的一个或多个实施例的形成开关电容电路的方法还可以包括以第一预设方式配置第一电容C0和第二电容C1，所述第一预设方式使得能够减小第一电容C0的第一寄生电阻Rc0的阻值和第二电容C1的第二寄生电阻Rc1的阻值。

可选地，按照本发明的一个或多个实施例的形成开关电容电路的方法还可以包括以第二预设方式配置晶体管，所述第二预设方式使得所述晶体管的等效电阻Rmsw的阻值减小。可选地，第二预设方式包括将所述晶体管的W/L的值增加到预定阈值，其中W表示所述晶体管的有源区宽度以及L表示所述晶体管的沟道长度，该预定阈值基于开关电容电路与衬底之间的寄生电容Cmgnd和开关电容电路的品质因子Q来确定。通过上述第二预设方式来配置晶体管，能够显著减小晶体管的等效电阻Rmsw的阻值，从而提高开关电容电路10的品质因子Q。

在一个实施例中，第一电容C0和第二电容C1可以通过MOM电容来实现。当第一电容C0和第二电容C1为MOM电容时，第一预设方式可以包括以下中的一个或多个方式：增加叉指金属的宽度以减小所述叉指金属的电阻的阻值；增加公共支点的宽度以减小所述公共支点的电阻的阻值；以及在多个堆叠设置的金属层之间设置多个通孔。通过上述第一预设方式来配置第一电容C0和第二电容C1，能够显著减小第一电容C0的第一寄生电阻Rc0的阻值和第二电容C1的第二寄生电阻Rc1的阻值，从而提高开关电容电路10的品质因子Q。实验表明，通过上述第一预设方式来配置第一电容C0和第二电容C1，在信号频率为28GHz时能够将第一电容C0和第二电容C1的品质因子Q从大约15提高到大约190。

根据本发明的一个或多个实施例的形成开关电容电路的方法通过在晶体管的栅极设置高阻值电阻，一方面能够减少来自外部的噪声干扰，另一方面使得从晶体管的源极和漏极看向晶体管的栅极均呈现高阻值状态，从而能够改善对地电容到差模电容，由此减小地耦合的噪声干扰。此外，根据本发明的一个或多个实施例的形成开关电容电路的方法能够显著增加开关电容电路的Q值，减少高频信号通过开关电容电路时产生的功率损耗，并且提高了开关电容电路对高频信号的响应能力。

另外，如上所述，本发明也可以被实施为一种压控振荡器，其包括按照本发明的一个方面的开关电容电路。

提供本文中提出的实施例和示例，以便最好地说明按照本发明及其特定应用的实施例，并且由此使本领域的技术人员能够实施和使用本发明。但是，本领域的技术人员将会知道，仅为了便于说明和举例而提供以上描述和示例。所提出的描述不是意在涵盖本发明的各个方面或者将本发明局限于所公开的精确形式。