一种射频芯片、射频芯片设计方法及装置

摘要

本申请公开了一种射频芯片、射频芯片设计方法及装置，涉及集成电路技术领域，主要目的在于降低片上电感与衬底之间产生寄生电容的可能性；主要技术方案包括：所述射频芯片包括：衬底、片上电感、位于所述衬底与所述片上电感之间的隔离部，其中，所述隔离部具有在所述片上电感的磁场下不产生环路感应电流的结构；所述隔离部，用于阻断所述衬底和所述片上电感之间形成寄生电容。

说明书

技术领域

本申请涉及集成电路技术领域，特别是涉及一种射频芯片、射频芯片设计方法及装置。

背景技术

射频芯片被广泛用于具有无线收发功能的通信设备中，例如，在Wi-Fi (WirelessFidelity，无线保真技术)系统、蓝牙系统、以及4G(the 4th generation mobilecommunication technology，第四代移动通信技术)或5G(the 5th generation mobilecommunication technology，第五代移动通信技术)等移动通信系统中，射频芯片通常在通信设备中被用于无线收发，射频芯片是这些通信设备中的重要器件之一。

目前，随着Wi-Fi、蓝牙、移动通信系统等技术的发展，射频芯片通常工作在高频段的环境下。在高频段的环境下，射频芯片中的片上电感与衬底之间容易产生寄生电容，而寄生电容的存在使得射频芯片中其他电路的噪声可通过衬底耦合到片上电感上，影响到片上电感的性能。

可见，如何降低片上电感与衬底之间产生寄生电容的可能性，是目前亟需解决的问题。

发明内容

本申请提供了一种射频芯片、射频芯片设计方法及装置，以期降低片上电感与衬底之间产生寄生电容的可能性。

第一方面，本申请提供了一种射频芯片，该频芯片包括：衬底、片上电感、位于衬底与片上电感之间的隔离部，其中，隔离部具有在片上电感的磁场下不产生环路感应电流的结构；

隔离部，用于阻断衬底和片上电感之间形成寄生电容。

本申请提供的射频芯片，由于射频芯片中的衬底和片上电感之间采用隔离部进行隔离，隔离部能够阻断衬底和片上电感之间形成寄生电容，因此在射频芯片的使用过程中能够降低片上电感与衬底之间产生寄生电容的可能性。另外，由于隔离部具有在片上电感的磁场下不产生环路感应电流的结构，因此隔离部在阻断衬底和片上电感之间形成寄生电容的同时，其不会在片上电感的磁场下产生环路电流，因此不会对片上电感的性能造成影响。

在一些实施例中，隔离部的第一面与片上电感的第二面相对；片上电感的第二面在隔离部的第一面上的正投影，位于第一面内或与第一面完全重合。本申请中片上电感的第二面在隔离部的第一面上的正投影，位于第一面内或与第一面完全重合，能够提高隔离片上电感和衬底之间的隔离度，避免片上电感和衬底存在直接相对的区域，从而能够降低片上电感和衬底之间形成寄生电容的可能性。

在一些实施例中，隔离部为设置有多个开槽的第一平面结构，其中，多个开槽用于阻止第一平面结构在片上电感的磁场下产生环路感应电流。本申请中由于开槽能够阻断第一平面结构在片上电感的磁场下产生环路感应电流，因此第一平面结构在阻断衬底和片上电感之间形成寄生电容时，不会对片上电感的性能造成影响。

在一些实施例中，隔离部为包括至少一个鱼骨结构的第二平面结构；鱼骨结构包括鱼骨主干、至少一个第一鱼骨分支和至少一个第二鱼骨分支；其中，所述的至少一个第一鱼骨分支在鱼骨主干的第一侧与鱼骨主干连接，所述的至少一个第二鱼骨分支在鱼骨主干的第二侧与鱼骨主干连接，且任意相邻的两个第一鱼骨分支之间以及任意相邻的两个第二鱼骨分支之间不接触。本申请中由于鱼骨结构中的鱼骨分支分布在鱼骨主干的两侧，且相连的任意鱼骨分支之间不接触，鱼骨结构在片上电感的磁场下产生环路感应电流的可能性较小，因此第二平面结构在阻断衬底和片上电感之间形成寄生电容时，不会对片上电感的性能造成影响。

在一些实施例中，射频芯片还包括电阻；电阻的一端与隔离部相连，电阻的另一端与接地端相连；电阻用于阻挡接地端的噪声信号传输至隔离部。本申请中在隔离部向接地端释放其所获取的电荷时，电阻能够阻挡接地端的噪声信号传输至隔离部，从而有效避免接地端的噪声传入射频芯片影响射频芯片中片上电感及其他电路的性能。

在一些实施例中，射频芯片还包括：支撑部，用于支撑隔离部，以使得隔离部位于衬底与片上电感之间。本申请中的支撑部能够使隔离部稳定的固定在衬底与片上电感之间，降低射频芯片出现塌陷的可能性。

在一些实施例中，支撑部为多晶硅；多晶硅填充于片上电感与隔离部之间以及填充于衬底与隔离部之间。

第二方面，本申请提供了一种射频芯片设计方法，该方法包括：

在隔离部选取指令下，为待添加隔离部的射频芯片选取隔离部；其中，隔离部为位于射频芯片的衬底与片上电感之间的部件，隔离部具有在片上电感的磁场下不产生环路感应电流的结构，其用于阻断衬底和片上电感之间形成寄生电容；

基于所选的隔离部，在仿真系统中生成设置有隔离部的射频芯片的仿真芯片模型；

调用仿真系统对仿真芯片模型进行仿真测试。

本申请提供的射频芯片设计方法，由于射频芯片中的衬底和片上电感之间采用隔离部进行隔离，隔离部能够阻断衬底和片上电感之间形成寄生电容，因此在射频芯片的仿真过程中能够降低片上电感与衬底之间产生寄生电容的可能性。另外，由于隔离部具有在片上电感的磁场下不产生环路感应电流的结构，因此隔离部在阻断衬底和片上电感之间形成寄生电容的同时，其不会在片上电感的磁场下产生环路电流，因此不会对片上电感的性能造成影响。可见由于隔离部在射频芯片中的使用，去除了寄生电容对射频芯片的性能的影响，在射频芯片设计不用为寄生电容投入复杂的仿真过程，因此能够简化射频芯片设计的复杂度。

在一些实施例中，在调用仿真系统对仿真芯片模型进行仿真测试之后，该射频芯片设计方法还包括：在判定仿真测试得到的性能参数不符合性能要求时，发出针对射频芯片进行参数调整的提示。本申请中发出针对射频芯片进行参数调整的提示，能够及时提醒和指导设计人员调整射频芯片的设计，从而提高射频芯片的设计效率。

第三方面，本申请提供了一种射频芯片设计装置，该装置包括：

选取单元，用于在隔离部选取指令下，为待添加隔离部的射频芯片选取隔离部，其中，隔离部为位于射频芯片的衬底与片上电感之间的部件，隔离部具有在片上电感的磁场下不产生环路感应电流的结构，其用于阻断衬底和片上电感之间形成寄生电容；

生成单元，用于基于所选的隔离部，在仿真系统中生成设置有隔离部的射频芯片的仿真芯片模型；

调用单元，用于调用仿真系统对仿真芯片模型进行仿真测试。

第三方面的有益效果可以参照上述第二方面的描述，在此不予赘述。

第四方面，本申请提供了一种通信设备，该通信设备包括：如上述第一方面所述的射频芯片。

第四方面的有益效果可以参照上述第一方面的描述，在此不予赘述。

第五方面，本申请提供了一种计算机可读存储介质，该计算机可读存储介质存储有一组程序、代码或指令，其中，在程序、代码或指令运行时，如上述第二方面所述的射频芯片设计方法被执行。

第六方面，本申请提供了一种计算机程序产品，该计算机程序产品存储有一组程序、代码或指令，其中，在程序、代码或指令运行时，如上述第二方面所述的射频芯片设计方法被执行。

第五方面至第六方面的有益效果可以参照第三方面的描述，在此不予赘述。

附图说明

图1示出了本申请实施例提供的射频芯片的结构示意图之一；

图2示出了本申请实施例提供的隔离部的示意图之一；

图3示出了本申请实施例提供的隔离部的示意图之二；

图4示出了本申请实施例提供的隔离部的示意图之三；

图5示出了本申请施例提供的隔离部的工作原理图；

图6示出了本申请实施例提供的射频芯片的结构示意图之二；

图7示出了本申请实施例提供的射频芯片设计方法的流程图；

图8示出了本申请实施例提供的射频芯片设计装置的结构示意图之一；

图9示出了本申请实施例提供的射频芯片设计装置的结构示意图之二。

具体实施方式

下面将参照附图更加详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

随着射频通信技术的飞速发展，射频芯片被广泛用于具有无线收发功能的通信设备中，例如，在Wi-Fi系统、蓝牙系统、以及4G或5G等移动通信系统中，射频芯片通常在通信设备中被用于无线收发，射频芯片是这些通信设备中的重要器件之一。

在实际应用中，具有无线收发功能的通信设备均可作为上述的通信设备，且通信设备包括如下几种类型：第一种，终端，示例性的，终端可以为智能手机，诸如智能眼镜、智能手表、智能手环等智能可穿戴设备，平板电脑、笔记本电脑、膝上型便携计算机、台式计算机等。第二种，物联网设备，示例性，物联网设备可以为车载设备、传感器设备、边缘设备等。

射频芯片在通信设备中通常工作在高频段的环境下。在高频段的环境下，射频芯片中的片上电感与衬底之间容易产生寄生电容，而寄生电容的存在导致如下两个问题：一是，寄生电容使得射频芯片中其他电路的噪声可通过衬底耦合到片上电感上，影响到片上电感的性能；二是，寄生电容使得片上电感产生的噪声通过衬底耦合到射频芯片中的其他电路，影响到其他电路的性能。

为了克服上述缺陷，本申请实施例提供了一种射频芯片、射频芯片设计方法及装置，以对射频芯片内的片上电感与衬底进行隔离，从而降低片上电感与衬底之间产生寄生电容的可能性。本申请实施例提供的射频芯片可以应用于上述的具有无线收发功能的通信设备中，本申请实施例提供的射频芯片设计方法及装置用于设计上述的射频芯片。下面对本申请实施例提供的射频芯片、射频芯片设计方法及装置进行具体说明。

如图1所示，本申请实施例提供了一种射频芯片，射频芯片包括：衬底11、片上电感12、位于衬底11与片上电感12之间的隔离部13。其中，隔离部13具有在片上电感12的磁场下不产生环路感应电流的结构。隔离部13，用于阻断衬底11和片上电感12之间形成寄生电容。

下面对射频芯片所涉及到的各组成进行具体说明：

衬底11：

衬底11在射频芯片中起到承载和固定的作用，其用于承载和/或固定射频芯片中的片上电感12、隔离部13以及射频芯片中其他必要的电路结构。

衬底11的类型以及形状可基于具体的业务需求确定。示例性的，衬底 11为P型注入硅衬底。

片上电感12：

片上电感12其是射频芯片中的重要器件之一，其具体类型可以基于具体业务需求确定。示例性的，片上电感12可以基于业务需求选用差分电感或单端电感。

隔离部13：

隔离部13用于阻断衬底11和片上电感12之间形成寄生电容，隔离部 13的设置可避免如下两种情况发生：一是，射频芯片中其他电路的噪声通过衬底11耦合到片上电感12上，影响到片上电感的性能；二是，片上电感12产生的噪声通过衬底11耦合到射频芯片中的其他电路，影响到其他电路的性能。

隔离部13设置于衬底11与片上电感12之间，用于隔离衬底11与片上电感12，阻断衬底11和片上电感12之间形成寄生电容。为了提高隔离部13的隔离效果，隔离部13与片上电感12需要具有如下关系：隔离部13 的第一面与片上电感12的第二面相对，片上电感12的第二面在隔离部13 的第一面上的正投影，位于隔离部13的第一面内或与隔离部13的第一面完全重合。片上电感12的第二面在隔离部13的第一面上的正投影，位于隔离部13的第一面内或与隔离部13的第一面完全重合的主要目的是：对完全隔离片上电感12和衬底11，避免片上电感12和衬底11存在直接相对的区域。因为一旦片上电感12和衬底11存在直接相对的区域，片上电感 12和衬底11之间就有形成寄生电容的可能。

在实际应用中，片上电感12在工作时，其自身会存在一定的磁场，为了避免隔离部13因伦茨定律而在片上电感12的磁场下产生环路电流，影响片上电感11的性能，因此隔离部13具有在片上电感12的磁场下不产生环路感应电流的结构。

隔离部13的结构重点在于其在片上电感12的磁场下不产生环路感应电流。隔离部13的结构以下面两种为例：

第一种，隔离部13为设置有多个开槽131的第一平面结构，其中，多个开槽131用于阻止第一平面结构在片上电感12的磁场下产生环路感应电流。

第一平面结构的具体形状本实施例不做限定。在实际应用中，第一平面结构可起到阻断衬底11和片上电感12之间形成寄生电容即可。另外，第一平面结构中设置有多个开槽131的形状和数量本实施例不做限定，在实际应用中，只要保证开槽131能够阻止第一平面结构在片上电感12的磁场下产生环路感应电流即可。示例性的，如图2所示，图2示意了一个隔离部13，该隔离部13即为设置有多个开槽131的第一平面结构，由于多个开槽131将第一平面结构分割为多个部分，因此隔离部13在片上电感12 的磁场下不产生环路感应电流。

第二种，隔离部13为包括至少一个鱼骨结构142的第二平面结构。鱼骨结构132包括鱼骨主干1321、至少一个第一鱼骨分支1322和至少一个第二鱼骨分支1323。其中，所述的至少一个第一鱼骨分支1322在鱼骨主干 1321的第一侧与鱼骨主干1321连接，所述的至少一个第二鱼骨分支1323 在鱼骨主干1321的第二侧与鱼骨主干1321连接，且任意相邻的两个第一鱼骨分支1322之间以及任意相邻的两个第二鱼骨分支1323之间不接触。

第二平面结构所包括的鱼骨结构132的数量本实施例不做具体限定，第二平面结构所包括的鱼骨结构132的数量可以为一个或一个以上。另外，第一鱼骨分支1322和第二鱼骨分支1323的数量、第一鱼骨分支1322和第二鱼骨分支1323与鱼骨主干1321的连接角度，任意相邻的两个第一鱼骨分支1322之间的间隔、任意相邻的两个第二鱼骨分支1323之间的间隔均可以基于业务需求确定，本实施例不做具体限定。示例性的，为了提高隔离部13阻断衬底11和片上电感12之间形成寄生电容的强度，则任意相邻的两个第一鱼骨分支1322之间的间隔和任意相邻的两个第二鱼骨分支1323 之间的间隔要尽可能的窄。

示例性的，如图3所示，图3示出了隔离部13的示意图，该隔离部为包括一个鱼骨结构142的第二平面结构。图3中的鱼骨结构包括一个鱼骨主干1321、多个第一鱼骨分支1322和多个第二鱼骨分支1323。第一鱼骨分支1322和第二鱼骨分支1323在图3中均只标识了一个。其中，多个第一鱼骨分支1322在鱼骨主干1321的一侧分别与鱼骨主干1321相连，且任意相邻的第一鱼骨分支1322之间不接触。多个第二鱼骨分支1323在鱼骨主干1321的另一侧与鱼骨主干1321相连，且任意相邻的第二鱼骨分支1323 之间不接触。任意相邻的两个第一鱼骨分支1322之间以及任意相邻的两个第二鱼骨分支1323之间不接触，可以最大限度的减少第二平面结构在片上电感12的磁场下产生环路感应电流。

示例性的，如图4所示，图4示出了隔离部13的示意图，该隔离部13 为包括四个鱼骨结构132的第二平面结构。为了便于区分这4个鱼骨结构，图4中的两个鱼骨结构用虚线表示，两个鱼骨结构用实线表示。图4中每一个鱼骨结构均包括一个鱼骨主干1321、多个第一鱼骨分支1322和多个第二鱼骨分支1323。对于一个鱼骨结构来说，多个第一鱼骨分支1322在鱼骨主干1321的一侧分别与鱼骨主干1321相连，且任意相邻的第一鱼骨分支 1322之间不接触。多个第二鱼骨分支1323在鱼骨主干1321的另一侧与鱼骨主干1321相连，且任意相邻的第二鱼骨分支1323之间不接触。任意相邻的两个第一鱼骨分支1322之间以及任意相邻的两个第二鱼骨分支1323 之间不接触，可以最大限度的减少第二平面结构在片上电感12的磁场下产生环路感应电流。

隔离部13阻断衬底11和片上电感12之间形成寄生电容的主要过程为：隔离部13获取衬底11在电场下产生的电荷以及获取片上电感12在电场下产生的电荷，并将所获取电荷释放掉，从而阻断衬底11和片上电感12之间形成寄生电容。隔离部13将所获取的电荷释放掉的实现方式通常为：在射频芯片工作时，隔离部13与接地端相连，隔离部13将所获取的电荷传输至接地端，从而完成电荷的释放。上述的实现方式可通过图5表示，图5 为隔离部13的工作原理图，图5中的C1表示隔离部13与片上电感12形成的寄生电容，C2表示隔离部13与衬底11形成的寄生电容，隔离部13 通过这两个寄生电容获取衬底11在电场下产生的电荷以及获取片上电感12 在电场下产生的电荷，然后将所获取的电荷通过M点传输至接地端，从而完成电荷的释放。图5中的M点即为隔离部13与接地端GND的连接处。

在实际应用中，隔离部13与接地端相连，向接地端释放电荷的同时，若接地端未设置噪声阻断元件，则接地端的噪声会传输至隔离部13，从而使隔离部13在接地端的噪声作用下影响射频芯片中片上电感12及其他电路的性能。因此为了避免接地端的噪声进入到隔离部13，进一步的，如图 6所示，射频芯片还包括电阻14。电阻14的一端与隔离部13相连，电阻 13的另一端与接地端15相连。电阻14用于阻挡接地端15的噪声信号传输至隔离部13。在实际应用中，电阻14的具体类型本实施例不做限定，原则上只要对接地端15的噪声信号的阻挡作用符合业务需求的电阻均可选用。示例性的，电阻14为多晶硅电阻。

为了使得隔离部13能够稳定的固定在衬底11与片上电感12之间，且为了避免射频芯片出现塌陷，进一步的，如图6所示，射频芯片还包括支撑部16。支撑部16用于支撑隔离部13，以使得隔离部13位于衬底11与片上电感12之间。支撑部16的具体类型本实施例不做具体限定，支撑部 16的选取原则为：能够支撑隔离部13位于衬底11与片上电感12之间，且支撑部16的材质不会对片上电感12以及射频芯片中其他电路结构的性能造成影响。

示例性的，支撑部16为多晶硅。多晶硅填充于片上电感12与隔离部 13之间以及填充于衬底11与隔离部13之间，以支撑隔离部13位于衬底 11与片上电感12之间。

本申请实施例提供的射频芯片，由于射频芯片中的衬底和片上电感之间采用隔离部进行隔离，隔离部能够阻断衬底和片上电感之间形成寄生电容，因此在射频芯片的使用过程中能够降低片上电感与衬底之间产生寄生电容的可能性。另外，由于隔离部具有在片上电感的磁场下不产生环路感应电流的结构，因此隔离部在阻断衬底和片上电感之间形成寄生电容的同时，其不会在片上电感的磁场下产生环路电流，因此不会对片上电感的性能造成影响。

进一步的，本申请的另一个实施例还提供了一种射频芯片设计方法，该方法能够设计出具有隔离部的射频芯片，其所设计出的射频芯片由于衬底和片上电感之间有隔离部的存在，因此射频芯片应用在通信设备之后，衬底和片上电感之间产生寄生电容的可能性较低，射频芯片能够保持良好的性能。如图7所示，该射频芯片设计方法可以包括以下步骤：

201、在隔离部选取指令下，为待添加隔离部的射频芯片选取隔离部；其中，隔离部为位于射频芯片的衬底与片上电感之间的部件，隔离部具有在片上电感的磁场下不产生环路感应电流的结构，其用于阻断衬底和片上电感之间形成寄生电容。

射频芯片中的片上电感与衬底之间容易产生寄生电容，为了减少寄生电容对射频芯片性能的影响，在设计射频芯片时，需要为射频芯片选取隔离部，以利用隔离部来降低片上电感与衬底之间容易产生寄生电容的可能性。在实际应用中，任意一个需要添加隔离部的射频芯片均可选取为待添加隔离部的射频芯片。当待添加隔离部的射频芯片选定后，针对该射频芯片下发隔离部选取指令。在隔离部选取指令下发后，基于该隔离部选取指令为待添加隔离部的射频芯片选取隔离部。

隔离部选取指令中会携带有隔离部的类型、材质、大小等规格信息，在选取隔离部时，基于隔离部选取指令携带的信息进行选取。

202、基于所选的隔离部，在仿真系统中生成设置有隔离部的射频芯片的仿真芯片模型。

在选取隔离部之后，在仿真系统中模拟生成设置有该隔离部的射频芯片的仿真芯片模型，该仿真芯片模型中模拟有射频芯片的全部特征，其是对射频芯片进行仿真测试的基础。

203、调用仿真系统对仿真芯片模型进行仿真测试。

在仿真芯片模型生成完毕后，调用仿真系统对仿真芯片模型进行仿真测试。仿真测试的具体过程为：在各种工作场景下对仿真芯片模型进行仿真测试，并得到各种工作场景下仿真芯片模型对应的射频芯片的性能参数。所得到的性能参数是射频芯片设计的重要依据。根据性能参数可以判定射频芯片是否满足应用需求，以及在判定射频芯片不满足应用需求时，基于性能参数对射频芯片的构造进行调整。需要说明的是，由于隔离部能够阻断衬底和片上电感之间形成寄生电容，因此在仿真时可消除寄生电容对仿真的影响，从而能够简化整个仿真过程。

进一步的，在调用仿真系统对仿真芯片模型进行仿真测试之后，在判定仿真测试得到的性能参数不符合性能要求时，发出针对射频芯片进行参数调整的提示。

针对射频芯片进行参数调整的提示用于提醒设计人员调整射频芯片的设计。示例性，针对射频芯片进行参数调整的提示中设计到与隔离部相关的参数，比如，这些参数反映出片内电感的性能不符合要求，且确定片内电感的性能参数不符合设计要求是由于隔离部设计不当造成的，此时可针对隔离部的设计参数进行调整，基于调整后的隔离部在仿真系统中生成新的仿真芯片模型，并调用仿真系统对新的仿真芯片模型进行仿真测试。以此重复上述过程，直至判定仿真测试得到的性能参数符合性能要求为止。

本申请实施例提供的射频芯片设计方法，由于射频芯片中的衬底和片上电感之间采用隔离部进行隔离，隔离部能够阻断衬底和片上电感之间形成寄生电容，因此在射频芯片的仿真过程中能够降低片上电感与衬底之间产生寄生电容的可能性。另外，由于隔离部具有在片上电感的磁场下不产生环路感应电流的结构，因此隔离部在阻断衬底和片上电感之间形成寄生电容的同时，其不会在片上电感的磁场下产生环路电流，因此不会对片上电感的性能造成影响。可见由于隔离部在射频芯片中的使用，去除了寄生电容对射频芯片的性能的影响，在射频芯片设计不用为寄生电容投入复杂的仿真过程，因此能够简化射频芯片设计的复杂度。

进一步的，依据上述方法实施例，本申请的另一个实施例还提供了一种射频芯片设计装置，如图8所示，所述装置包括：

选取单元31，用于在隔离部选取指令下，为待添加隔离部的射频芯片选取隔离部，其中，所述隔离部为位于所述射频芯片的衬底与片上电感之间的部件，所述隔离部具有在所述片上电感的磁场下不产生环路感应电流的结构，其用于阻断所述衬底和所述片上电感之间形成寄生电容；

生成单元32，用于基于所选的隔离部，在仿真系统中生成设置有隔离部的射频芯片的仿真芯片模型；

调用单元33，用于调用所述仿真系统对所述仿真芯片模型进行仿真测试。

本申请实施例提供的射频芯片设计装置，由于射频芯片中的衬底和片上电感之间采用隔离部进行隔离，隔离部能够阻断衬底和片上电感之间形成寄生电容，因此在射频芯片的仿真过程中能够降低片上电感与衬底之间产生寄生电容的可能性。另外，由于隔离部具有在片上电感的磁场下不产生环路感应电流的结构，因此隔离部在阻断衬底和片上电感之间形成寄生电容的同时，其不会在片上电感的磁场下产生环路电流，因此不会对片上电感的性能造成影响。可见由于隔离部在射频芯片中的使用，去除了寄生电容对射频芯片的性能的影响，在射频芯片设计不用为寄生电容投入复杂的仿真过程，因此能够简化射频芯片设计的复杂度。

可选的，如图9所示，所述射频芯片设计装置还包括：提示单元34，用于在判定仿真测试得到的性能参数不符合性能要求时，发出针对所述射频芯片进行参数调整的提示。

本申请实施例提供的射频芯片设计装置中，各个功能模块运行过程中所采用的方法详解可以参见上述射频芯片设计方法实施例的对应方法详解，在此不再赘述。

进一步的，依据上述实施例，本申请的另一个实施例还提供了一种通信设备，所述通信设备包括：如上述中描述的射频芯片。

本申请实施例提供的通信设备的有益效果可以参照上述射频芯片的实施例中的描述，在此不予赘述。

进一步的，依据上述实施例，本申请的另一个实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有一组程序、代码或指令，其中，在所述程序、代码或指令运行时，如上述中描述的射频芯片设计方法被执行。

进一步的，依据上述实施例，本申请提供了一种计算机程序产品，计算机程序产品存储有一组程序、代码或指令，其中，在所述程序、代码或指令运行时，如上述的射频芯片设计方法被执行。

本申请实施例提供的计算机可读存储介质和计算机程序产品的有益效果可以参照上述射频芯片设计方法的实施例中的描述，在此不予赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

可以理解的是，上述方法及装置中的相关特征可以相互参考。另外，上述实施例中的“第一”、“第二”等是用于区分各实施例，而并不代表各实施例的优劣。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本申请也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本申请的内容，并且上面对特定语言所做的描述是为了披露本申请的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本申请的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本申请实施例的深度神经网络模型的运行方法、装置及框架中的一些或者全部部件的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本申请的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。