一种有效关键面积参数向量集重排序方法及系统

摘要

本发明提供一种有效关键面积参数向量集重排序方法及系统包括：获取被测集成电路的电路描述语言，据以利用测试向量生成工具ATPG生成针对该所述被测集成电路的测试向量集；对所述被测集成电路的模拟电路进行故障注入，获取并根据当前所述模拟电路中的测试响应值判断该所述被测集成电路是否存在故障；参照所述被测集成电路的结构图，处理不同单元电路中所含晶体管的总关键面积相对于该单元电路的面积覆盖，统计所述测试向量集中的每条测试向量命中故障的次数，据以处理得到测试特征值，按照所述测试特征值排序处理所述测试向量，以重排序测试向量集，用以测试所述被测集成电路。本发明解决了集成电路测试成本高、测试效率低及测试准确率低的技术问题。

说明书

技术领域

本发明涉及一种集成电路测试技术，具体涉及一种有效关键面积参数向量集重排序方法及系统。

背景技术

随着现代半导体工业的工艺的迅速发展，甚至由数亿MOS管组成的芯片也已经问世。2019年IEEE国际电子设备会议(IEMD)上，芯片巨头英特尔就预计芯片的制造工艺节点技术将保持2年一飞跃的节奏。大型电路设计和缩小的特征尺寸，导致制造缺陷的多样性增加，良品率下降，控制这些属性变得尤为困难。截至2020年底，总芯片性能变化率已增加到69％，直接导致测试中的测试向量数目急剧增加，自动测试设备(ATE)的测试时间大幅增加，测试成本不断攀升。

目前，自动化测试设备ATE的造价昂贵，科技含量高，更新换代代价巨大。然而，随着CMOS工艺水平的飞速发展，芯片的制造规模越大，电路元器件的密集程度和电路复杂性不断提高，导致自动化测试设备ATE在性能和技术方面远远满足不了芯片测试的实际需求。因此，只有拓宽思路，集思创新，优化测试方法，充分利用现有设备，才能提高故障芯片的测试效率，有效降低测试成本。

申请号为CN03802114.5的发明专利《用于在基于扫描的集成电路中传输扫描图案的方法和装置》用于减少基于扫描集成电路中的ATE(自动测试设备)的测试数据量和测试实施时间的传输器、系统和方法。基于扫描集成电路包含多路扫描链、每个扫描链包括连续连接的多路扫描单元。传输器是连接至任意虚拟扫描控制器和任意扫描连接器的组合逻辑网络。虚拟扫描控制器控制传输器的操作。该系统传输存储进ATE中的虚拟扫描图案并通过传输器产生传输扫描图案以用于测试基于集成电路中的测试制造错误。可以有效增加通过ATE提供的扫描链的数量。该方法进一步用于重新排序在选择出的扫描链中的扫描单元，以产生传输扫描图案和虚拟扫描图案，并合成在基于扫描集成电路中的传输器和压实工具。其中，当采用组合逻辑网络实现传输器时，传输器施加的输入限制任一时间仅允许扫描单元的一个子集接受一个预定逻辑值，该值等于或与ATE输出互补。不同于仅允许全部为零和全部为一的图案施加给传输器通道的先前文献中的传输器扫描设置，该现有专利允许逻辑值的不同组合在不同的时间出现在这些通道上。产生这些测试图案仅需要扩大通常采用的ATPG工具，从而实现这些附加输入限制。因此，产生传输扫描图案的过程将利用一组初始输入限制产生图案并分析获得的覆盖。如果获得的错误覆盖不满意，就施加不同的一组输入限制并产生一组新的矢量。重复该过程直至满足预定限制标准。前述现有专利采用ATPG工具扩大测试图案，从而实现这些附加输入限制，而本申请在不改变故障覆盖率精度的前提下对测试向量进行重排序，且该专利的测试向量重排序与本申请中的重排序采用的具体实现方法不同，另外该专利应用于降低有基扫描设计的错误覆盖的场景，与本申请技术方案的应用场景也存在区别。

综上所述，现有技术存在测试成本高、测试效率低及测试准确率低的技术问题。

发明内容

本发明所要解决的技术问题在于如何解决集成电路测试成本高、测试效率低及测试准确率低的技术问题。

本发明是采用以下技术方案解决上述技术问题的：一种有效关键面积参数向量集重排序方法包括：

S1、获取被测集成电路的电路描述语言，利用所述硬件描述语言描述所述被测集成电路，据以利用测试向量生成工具ATPG生成针对该所述被测集成电路的测试向量集；

S2、对所述被测集成电路的模拟电路进行故障注入，获取当前所述被测集成电路中的测试响应值，对比所述测试响应值与正常电路测试响应值，据以判断所述被测集成电路是否存在故障；

S3、参照所述被测集成电路的结构图，处理不同单元电路中所含晶体管的总关键面积相对于该单元电路的面积覆盖，统计所述测试向量集中的每条测试向量命中故障的次数，据以处理得到测试特征值，按照所述测试特征值排序处理所述测试向量，以重排序测试向量集，用以测试所述被测集成电路。

本发明通过对测试向量集进行排序，根据测试向量命中各类故障单元电路中所含晶体管的总关键面积相对于该单元电路总面积覆盖的测试方法。本发明利用测试向量生成工具ATPG生成针对该所述被测集成电路的测试向量集，在不改变故障覆盖率精度的前提下，减少了故障芯片的测试时间，提升了测试效率，降低了测试成本，且本方法在超大规模复杂电路中能呈现出更好的效果。

在更具体的技术方案中，所述步骤S1包括：

S11、对所述被测集成电路的内部结构进行分析建模，以所述电路描述语言描述所述内部结构，据以产生对应的模拟电路；

S12、获取所述模拟电路的测试参数，据以利用所述测试向量生成工具ATPG生成所述测试向量集。

在更具体的技术方案中，所述步骤S11包括：

S111、采集所述被测集成电路的内部结构数据；

S112、分析所述内部结构数据，据以对所述被测集成电路建模，据以构建所述模拟电路。

在更具体的技术方案中，所述步骤S12包括：

S121、获取模拟电路的测试类型的数据及参数；

S122、获取所述模拟电路的每一测试类型中数据参数及要求；

S123、将所述测试类型的数据及参数、所述每一测试类型中数据参数及要求输入所述测试向量生成工具ATPG，以生成所述测试向量集。

本发明平衡了在有些生产工艺设计中部分电路中单元电路面积和所含晶体管总关键面积之间出现的不对等的比例关系，有利于正确的分类研究，能更客观地实现测试过程中测试向量更早地发现故障这一测试目的。且本方法是完全基于软件的，不需要额外的硬件设备要求，降低了测试成本，且切实可行。

在更具体的技术方案中，所述步骤S2包括：

S21、获取差异预置故障注入参数；

S22、将所述差异故障注入参数输入至所述模拟电路中，以得到不同的所述测试响应值；

S23、根据所述测试响应值判断所述被测集成电路是否存在故障。

在更具体的技术方案中，所述步骤S3包括：

S31、获取模拟电路中的各类晶体管的特征尺寸；

S32、获取所述模拟电路的各电路单元占比数据；

S33、处理所述模拟电路中的结构图，以得到各所述单元电路的晶体管总关键面积数据以及单元电路面积数据；

S34、处理所述晶体管总关键面积数据以及所述单元电路面积数据，以得到所述被测集成电路中的不同所述单元电路的相对面积覆盖数据；

S35、统计对所述模拟电路进行的模拟故障测试过程中的每条所述测试向量的命中次数；

S36、根据所述命中次数估算各所述测试向量的所述测试特征值，根据所述测试特征值的大小排序所述测试向量，以得到所述重排序测试向量集。

本发明既考虑了电路外围邻域故障环境对该单元电路所产生的影响，又注重了单元电路内所有故障发生的可能性，也考虑了晶体管内部各种物理故障出现的可能性，综合考虑了电路复杂性的问题。

本发明在不改变故障覆盖率精度的前提下，综合考虑电路复杂性问题，根据每条测试向量的测试特征值，对测试向量进行重排序，以此来达到减少测试时间，提升测试效率，降低测试成本的目的。

在更具体的技术方案中，所述步骤S34中，所述测试向量的排序方式包括：降序排列。

本发明将测试向量按照测试质量由高到低排序，将测试集中测试质量较好的测试向量进行优先加载，让这些测试向量在测试过程中更早地命中故障，以达到减少故障集成电路的测试时间，提升了测试效率，降低了测试成本的目的。

在更具体的技术方案中，一种有效关键面积参数向量集重排序方法还包括：

S1’、将将所述测试向量输入到自动测试设备ATE中；

S2’、以所述自动测试设备ATE按序测量所述重排序测试向量集，以完成对所述被测集成电路的测试。

本发明根据自动化测试设备ATE的特性和工作过程可知，每条测试向量输入自动测试设备ATE后，在集成电路中，该测试向量能检测的故障都是固定不变的，不会因为测试向量顺序的改变而发生变化。但不同测试向量有可能命中相同故障，并且，不同测试向量命中故障的数量也不同，所以我们可以用改变测试向量加载顺序的方法，让更多的测试质量更好的测试向量优先加载，可以保持原测试集的故障覆盖率，而且会显著缩短故障检测时间，提高测试效率。

在更具体的技术方案中，所述步骤S2’中，当所述测试向量命中所述被测集成电路的故障时，判定筛除当前所述被测集成电路对应的芯片。

在更具体的技术方案中，一种有效关键面积参数向量集重排序系统包括：

向量集生成模块，用以获取被测集成电路的电路描述语言，据以利用测试向量生成工具ATPG生成针对该所述被测集成电路的测试向量集；

故障注入模块，用以对所述被测集成电路的模拟电路进行故障注入，获取并根据当前所述模拟电路中的测试响应值判断该所述被测集成电路是否存在故障，所述故障注入模块与所述向量集生成模块连接；

重排序模块，用以参照所述被测集成电路的结构图，处理不同单元电路中所含晶体管的总关键面积相对于该单元电路的面积覆盖，统计所述测试向量集中的每条测试向量命中故障的次数，据以处理得到测试特征值，按照所述测试特征值排序处理所述测试向量，以重排序测试向量集，用以测试所述被测集成电路，所述重排序模块与所述故障注入模块连接。

本发明相比现有技术具有以下优点：本发明通过对测试向量集进行排序，根据测试向量命中各类故障单元电路中所含晶体管的总关键面积相对于该单元电路总面积覆盖的测试方法。在不改变故障覆盖率精度的前提下，减少了故障芯片的测试时间，提升了测试效率，降低了测试成本，且本方法在超大规模复杂电路中能呈现出更好的效果。

本发明平衡了在有些生产工艺设计中部分电路中单元电路面积和所含晶体管总关键面积之间出现的不对等的比例关系，有利于正确的分类研究，能更客观地实现测试过程中测试向量更早地发现故障这一测试目的。且本方法是完全基于软件的，不需要额外的硬件设备要求，降低了测试成本，且切实可行。

本发明既考虑了电路外围邻域故障环境对该单元电路所产生的影响，又注重了单元电路内所有故障发生的可能性，也考虑了晶体管内部各种物理故障出现的可能性，综合考虑了电路复杂性的问题。

本发明将测试向量按照测试质量由高到低排序，将测试集中测试质量较好的测试向量进行优先加载，让这些测试向量在测试过程中更早地命中故障，以达到减少故障集成电路的测试时间，提升了测试效率，降低了测试成本的目的。

本发明的不同测试向量有可能命中相同故障，并且，不同测试向量命中故障的数量也不同，所以我们可以用改变测试向量加载顺序的方法，让更多的测试质量更好的测试向量优先加载，保持原测试集的故障覆盖率。本发明解决了现有技术中存在的测试成本高、测试效率低及测试准确率低的技术问题。

附图说明

图1为一种有效关键面积参数向量集重排序方法基本流程示意图；

图2为一种有效关键面积参数向量集重排序方法细化流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

针对集成电路测试，主要的流程如下：

S1、根据待测电路的内部结构进行分析建模，运用测试向量生成工具(AutomaticTest Pattern Generation,ATPG)生成针对此电路的测试向量。在此过程中要尽量保证电路达到较高的故障覆盖率。

S2、得到测试向量后，参照所测集成电路的结构图，计算不同单元电路中含晶体管的总关键面积相对于该单元电路的面积覆盖，在测试过程中，结合统计每条测试向量命中对应单元电路故障的次数，估算出每条测试向量的测试特征值，对原测试集进行重新排序，将排序后的测试向量集输入自动化测试设备ATE中，对每一个待测电路进行测试。如果测试向量命中任一故障，则说明此芯片存在问题，无法使用。如果芯片通过全部测试向量，则说明此芯片通过测试，没有出现故障，则说明此芯片无任何故障，可以投入使用。

本专利方法并非针对测试向量的生成过程，主要针对上述流程中所产生的测试向量集的处理，对测试向量进行的重新排序。本专利的主要重点在于：在不改变故障覆盖率精度的前提下，综合考虑电路复杂性问题，根据每条测试向量的测试特征值，对测试向量进行重排序，以此来达到减少测试时间，提升测试效率，降低测试成本的目的。

根据自动化测试设备ATE的特性和工作过程，我们知道，每条测试向量输入自动测试设备ATE后，在集成电路中，该测试向量能检测的故障都是固定不变的，不会因为测试向量顺序的改变而发生变化。但不同测试向量有可能命中相同故障，并且，不同测试向量命中故障的数量也不同，所以我们可以用改变测试向量加载顺序的方法，让更多的测试质量更好的测试向量优先加载，这样不仅可以保持原测试集的故障覆盖率，而且会显著缩短故障检测时间，提高测试效率。

本专利提出一种利用晶体管总关键面积与电路单元的占比来度量测试向量的测试质量的测试向量调整方法。从测试全局综合估算每条测试向量的测试特征值。本专利主要是在保持原测试集故障覆盖率保持不变的前提下，仅只针对测试向量的顺序变换，为自动测试设备ATE提供更加优质的测试集，以达到减少测试时间，降低测试成本的目的。

本发明的主要内容是：根据电路描述语言，通过计算测试向量命中的故障对应单元电路中晶体管的总关键面积相对于该单元电路的面积覆盖，用数据来对测试向量进行一个有效地度量。假设在某一工艺下的芯片，测试特征值较大的测试向量的质量更优秀，则将测试特征值较大的测试向量排在前面，以此类推进行测试向量重排序。故当再次进行测试时，将测试特征值最大的测试向量排在第一的位置，第一条测试向量经过的单元电路的电路复杂性最大，则其测得故障的概率最大，第二、三条依次递减。而在实际测试中，ATE遵循“首败即停”的测试方式，即只要电路中测得任意一个故障，则说明此芯片损毁无法使用，则测试停止，故经过此排序能更早的发现故障，这样可以有效地减少测试时间，从而降低了测试成本。

实施例2

S1’、根据电路描述语言，利用测试向量生成工具(Automatic Test PatternGeneration,ATPG)生成针对此电路的测试向量集。

S2’、对电路进行故障注入。根据将测试向量输入到模拟电路中的测试响应值来判断此电路是否存在故障。

S3’、参照所测集成电路的结构图，计算不同单元电路中所含晶体管的总关键面积相对于该单元电路的面积覆盖，在故障模拟测试中，统计每条测试向量命中故障的次数，综合估算出每条测试向量的测试特征值，将测试特征值最大的测试向量排在第一的位置，然后将以此类推，完成排序，然后得到一个新的排序后的测试向量集。

S4’、对测试向量集进行排序后，将测试向量输入到自动测试设备ATE当中去，第一条测试向量可以测得故障概率最大，第二、三条依次递减。那么，对于一个随机故障，进行排序后的测试向量集可以更快的测得这个故障，进而减少测试时间，降低测试成本。

综上，本发明通过对测试向量集进行排序，根据测试向量命中各类故障单元电路中所含晶体管的总关键面积相对于该单元电路总面积覆盖的测试方法。在不改变故障覆盖率精度的前提下，减少了故障芯片的测试时间，提升了测试效率，降低了测试成本，且本方法在超大规模复杂电路中能呈现出更好的效果。

本发明平衡了在有些生产工艺设计中部分电路中单元电路面积和所含晶体管总关键面积之间出现的不对等的比例关系，有利于正确的分类研究，能更客观地实现测试过程中测试向量更早地发现故障这一测试目的。且本方法是完全基于软件的，不需要额外的硬件设备要求，降低了测试成本，且切实可行。

本发明既考虑了电路外围邻域故障环境对该单元电路所产生的影响，又注重了单元电路内所有故障发生的可能性，也考虑了晶体管内部各种物理故障出现的可能性，综合考虑了电路复杂性的问题。

本发明将测试向量按照测试质量由高到低排序，将测试集中测试质量较好的测试向量进行优先加载，让这些测试向量在测试过程中更早地命中故障，以达到减少故障集成电路的测试时间，提升了测试效率，降低了测试成本的目的。

本发明的不同测试向量有可能命中相同故障，并且，不同测试向量命中故障的数量也不同，所以我们可以用改变测试向量加载顺序的方法，让更多的测试质量更好的测试向量优先加载，保持原测试集的故障覆盖率。本发明解决了现有技术中存在的测试成本高、测试效率低及测试准确率低的技术问题。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。