一种光电及射线辐射线阵硅微条探测器制备工艺

摘要

一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂半导体衬底上，通过离子注入形成一个N型重掺杂区域，经沟槽刻蚀、外延生长、离子注入形式形成三维P型重掺杂及其同掺杂类型的展臂结构；步骤二：在重掺杂区域的像素边缘通过沟槽刻蚀、外延生长、离子注入形式形成三维N型重掺杂，像素N型重掺杂区域通过金属电极引出，加载高电位，其中，半导体衬底的底部为N型重掺杂区域；步骤三：对像素中部的三维P型重掺杂及其同掺杂类型的展臂结构通过金属电极引出，加载低电位。本发明可以降低光生载流子的漂移行程，能提高整体探测效率，避免像素间电荷串扰，能加速子载流子收集。

说明书

技术领域

本发明涉及光子(包括X光、激光、X射线自由电子激光)或粒子探测技术应用的探测器技术领域，特别是一种应用在光电及辐射射线的线阵硅微条探测器制备工艺。

背景技术

硅微条探测器与硅像素探测器等主要用于高能物理、天体物理、航空航天、军事、医学技术等领域。硅微条探测器具体应用中，由于技术限制，对探测到的粒子位置分辨率进行测量时，有以下不足：探测器的耗尽(空间电荷区)方向都是由芯片上表面至芯片下表面，耗尽宽度等于芯片厚度(一般为300微米)，使得探测器实际工作时的耗尽电压较高，且在辐射环境下耗尽电压随着辐照强度变大会增高，导致功耗变得更大，容易击穿，所以，虽然现有的硅微条探测器具有很高位置分辨率，但存在不耐辐射的缺点。再者，硅微条探测器要获得更高位置分辨率，需要将微条或者像素做到更小，这样增加了击穿的几率，且在本身耗尽电压就很高的情况下，更容易击穿，并且将微条或者像素做到更小，受到工艺限制无法得到有效应用。

目前的硅微条探测器分为三维探测器和二维探测器，其中，三维探测器的耗尽方向与芯片厚度无关，是贯穿于芯片的电极之间，通过减少电极间距就可以减少耗尽宽度，因此耗尽电压相比二维探测器极低，比二维探测器更具有优势，在高能物理实验等中广泛被应用。但是目前的三维电极探测器中，存在光生载流子的漂移速率低，载流子的收集效率低的缺点。

发明内容

为了克服现有三维硅微条探测器因技术所限，存在光生载流子的漂移速率低，载流子的收集效率低的弊端，本发明提供了在相关结构及制备工艺共同作用下，制得的成品在实际应用中，在保证线阵硅微条探测器空间分辨率的同时，能提高光子探测效率，进行为相关设备实现高精度能量分辨率探测识别起到了有利技术的一种光电及射线辐射线阵硅微条探测器制备工艺。

本发明解决其技术问题所采用的技术方案是：

一种光电及射线辐射线阵硅微条探测器制备工艺，其特征在于探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂半导体衬底上，通过离子注入形成一个N型重掺杂区域，经沟槽刻蚀、外延生长、离子注入形式形成三维P型重掺杂及其同掺杂类型的展臂结构；步骤二：在重掺杂区域的像素边缘通过沟槽刻蚀、外延生长、离子注入形式形成三维N型重掺杂，像素N型重掺杂区域通过金属电极引出，加载高电位，其中，半导体衬底的底部为N型重掺杂区域；步骤三：对像素中部的三维P型重掺杂及其同掺杂类型的展臂结构通过金属电极引出，加载低电位；具体应用时，外部探测点位的光子入射后激发的电子载流子会向N型重掺杂区域漂移，激发的空穴载流子会向P型重掺杂区域漂移，探测器中展臂的三维结构布置在厚度方向的中间位置，能降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，进而改善探测器对载流子的收集时间，提高整体探测效率。

进一步地，所述步骤一中的高阻N型低掺杂半导体衬底，还能采用为P型低掺杂半导体衬底；N型重掺杂，还能采用P型重掺杂。

进一步地，所述步骤二中的N型重掺杂，还能采用P型重掺杂。

进一步地，所述步骤一中的高阻N型低掺杂区域，电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

进一步地，所述步骤一中的N型重掺杂区的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

进一步地，所述步骤一中的三维P型重掺杂宽度为0.1～5um之间，其同掺杂类型的展臂结构厚度在1～10um之间，三维P型掺杂峰值浓度在5E18/cm

进一步地，所述步骤二的像素尺寸间距和纵向长度根据系统需求进行设计优化，表面的钝化层采用二氧化硅或者氮化硅等与硅工艺兼容的绝缘物质。

本发明有益效果是：本发明能引导电子和空穴载流子在硅微条探测器体内的漂移运动，由于探测器中展臂的三维结构布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，从而改善探测器对载流子的收集时间，提高整体探测效率，绝缘隔离结构可以对像素结构进行分离，避免像素间电荷串扰；此外，隔离结构中金属氧化物场板的电极可以为正电位，从而加速电子载流子的收集绝缘隔离层中的电位控制，电极结构也可以为分离的多个独立部分，改善半导体衬底内部的电场分布，从而加速子载流子的收集。基于上述，本发明具有好的应用前景。

附图说明

图1是现有技术硅微条探测器的顶视结构示意图；

图2是图1中硅微条探测器截面A-A单像素三维电极截面示意图；

图3本发明实施方式一的线阵硅微条探测器单像素截面结构示意图；

图4本发明实施方式二的线阵硅微条探测器单像素截面结构示意图；

图5本发明实施方式三的线阵硅微条探测器单像素截面结构示意图；

图6本发明实施方式四的线阵硅微条探测器单像素截面结构示意图；

图7本发明实施方式五的线阵硅微条探测器单像素截面结构示意图；

图8本发明实施方式六的线阵硅微条探测器单像素截面结构示意图；

图9本发明实施方式七的线阵硅微条探测器单像素截面结构示意图。

具体实施方式

图1为现有三维电极硅微条探测器(100)的顶视结构示意图，由图可见，三维电极硅微条探测器分为阳极区域(101)、共用阴极区域(102)、阳极电极(103)和阴极电极(104)。其详细的单像素横截面A-A部分在图2中给出，由图2见，三维电极硅微条探测器(200)的单像素结构是在高阻N型低掺杂(也可以为P型)半导体衬底(206)上，通过沟槽刻蚀、外延生长形成一个N型重掺杂(也可以为P型重掺杂)区域(204)，然后经沟槽刻蚀、外延生长形成P型重掺杂(也可以为N型重掺杂)区域(203)。在半导体衬底(206)的底部为N型重掺杂(也可以为N型重掺杂)区域(207)。半导体衬底(206)表面为氧化层结构(205)，阳极金属电极(202)和阴极金属电极(208)。半导体衬底(206)像素底部的N型重掺杂(也可以为P型重掺杂)区域通过金属电极(208)引出，加载高电位(也可以为低电位)；像素P型重掺杂(也可以为N型重掺杂)区域(203)，加载低电位(也可以为高电位)，从而形成从N型重掺杂区域指向P型重掺杂区域的电场指向，光子入射后激发的电子载流子会向N型重掺杂区域(204)漂移，激发的空穴载流子会向P型重掺杂区域(203)漂移。上述结构导致现有的硅微条探测器存在光生载流子的漂移速率低，载流子的收集效率低的弊端(具体原因在本申请以下实施例中能得到解释)。

图3所示，实施例1中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下(多个单像素结构组成探测器本体)，步骤一：在高阻N型低掺杂(也可以为P型)半导体衬底(306)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(304)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(303)及其同掺杂类型的展臂结构(309)。步骤二：在半导体衬底(306)的底部为N型重掺杂(也可以为N型重掺杂)区域(307)，像素边缘为通过沟槽刻蚀、外延生长、离子注入等形式形成三维N型重掺杂(310)，探测器像素N型重掺杂区域(307)通过金属电极(308)引出，加载高电位。步骤三：在像素中部的三维P型重掺杂(303)及其同掺杂类型的展臂结构(309)通过金属电极(302)引出，加载低电位。具体应用中，光子入射后激发的电子载流子会向N型重掺杂区域(304、310、307)漂移，激发的空穴载流子会向P型重掺杂区域(303、309)漂移。由于探测器中展臂的三维结构(309)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，从而改善探测器对载流子的收集时间，提高整体探测效率。

图3所示，实施例1中，其中高阻N型低掺杂区域(306)电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(304)的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

图4所示，实施例2中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂(也可以为P型)半导体衬底(406)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(404)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(403)及其同掺杂类型的展臂结构(409)。步骤二：在半导体衬底(406)的底部为N型重掺杂(也可以为N型重掺杂)区域(407)，像素边缘为绝缘沟槽结构(410)，探测器像素N型重掺杂区域(407)通过金属电极(408)引出，加载高电位；步骤三：像素中部的三维P型重掺杂(403)及其同掺杂类型的展臂结构(409)通过金属电极(402)引出，加载低电位。具体应用中，光子入射后激发的电子载流子会向N型重掺杂区域(404、407)漂移，激发的空穴载流子会向P型重掺杂区域(403、409)漂移。由于探测器中展臂的三维结构(409)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，从而改善探测器对载流子的收集时间，提高整体探测效率。

图4所示，实施例2中，其中高阻N型低掺杂区域(406)电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(404)的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

图5所示，实施例3中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂(也可以为P型)半导体衬底(506)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(504)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(503)及其同掺杂类型的展臂结构(509)。步骤二：在半导体衬底(506)的底部为N型重掺杂(也可以为N型重掺杂)区域(507)；像素边缘是由金属或掺杂多晶硅(510)与氧化物(505)构成的沟槽场板结构，探测器像素N型重掺杂区域(507)通过金属电极(508)引出，加载高电位；步三：像素中部的三维P型重掺杂(503)及其同掺杂类型的展臂结构(509)通过金属电极(502)引出，加载低电位。金属或掺杂多晶硅(510)与氧化物(505)构成的沟槽场板结构(510)中的金属或掺杂多晶硅(510)加载高电位。具体应用中，光子入射后激发的电子载流子会向N型重掺杂区域(504、507)漂移，激发的空穴载流子会向P型重掺杂区域(503、509)漂移。由于探测器中展臂的三维结构(509)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，此外金属或掺杂多晶硅(510)加载电位可以加强电场，促进载流子的漂移运动，从而改善探测器对载流子的收集时间，提高整体探测效率。

图5所示，实施例3中，其中高阻N型低掺杂区域(506)电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(504)的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

图6所示，实施例4中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂(也可以为P型)半导体衬底(606)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(604)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(603)及其同掺杂类型的展臂结构(609)。步骤二：半导体衬底(606)的底部为N型重掺杂(也可以为N型重掺杂)区域(607)，像素边缘是由金属或掺杂多晶硅(610)与氧化物(605)构成的上下两个沟槽场板结构，探测器像素N型重掺杂区域(607)通过金属电极(608)引出，加载高电位；步骤三：像素中部的三维P型重掺杂(603)及其同掺杂类型的展臂结构(609)通过金属电极(602)引出，加载低电位；金属或掺杂多晶硅(610)与氧化物(605)构成的沟槽场板结构中金属或掺杂多晶硅(610)加载高电位。具体应用中，光子入射后激发的电子载流子会向N型重掺杂区域(604、607)漂移，激发的空穴载流子会向P型重掺杂区域(603、609)漂移。由于探测器中展臂的三维结构(609)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，此外金属或掺杂多晶硅(610)在场板的拐角位置引入高电场，加载电位可以对强电场进行叠加，从而促进载流子的漂移运动，改善探测器对载流子的收集时间，提高整体探测效率。

图6所示，实施例4中，其中高阻N型低掺杂区域(606)电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(604)的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

图7所示，实施例5中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂(也可以为P型)半导体衬底(706)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(704)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(703)及其同掺杂类型的连通结构(709)。步骤二：在半导体衬底(706)的底部为N型重掺杂(也可以为N型重掺杂)区域(707)，探测器像素N型重掺杂区域(704、707)通过金属电极(708)引出，加载高电位；步骤三：像素中部的三维P型重掺杂(703)及其同掺杂类型的连通结构(709)通过金属电极(702)引出，加载低电位。具体应用中，光子入射后激发的电子载流子会向N型重掺杂区域(704、707)漂移，激发的空穴载流子会向P型重掺杂区域(703、709)漂移。由于探测器中连通三维结构(709)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，改善探测器对载流子的收集时间，提高整体探测效率。

图7所示，实施例5中，其中高阻N型低掺杂区域(706)，电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(704)的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

图8所示，实施例6中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂(也可以为P型)半导体衬底(806)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(804)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(803)及其同掺杂类型的连通结构(809)，像素间的二氧化硅或氮化硅绝缘隔离结构(810)；步骤二：在半导体衬底(806)的底部为N型重掺杂(也可以为N型重掺杂)区域(807)。探测器像素N型重掺杂区域(804、807)通过金属电极(808)引出，加载高电位；步骤三：像素中部的三维P型重掺杂(803)及其同掺杂类型的连通结构(809)通过金属电极(802)引出，加载低电位。具体应用中，光子入射后激发的电子载流子会向N型重掺杂区域(804、807)漂移，激发的空穴载流子会向P型重掺杂区域(803、809)漂移。由于探测器中连通三维结构(809)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，改善探测器对载流子的收集时间，提高整体探测效率。

图8所示，实施例6中，其中高阻N型低掺杂区域(806)，电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(804)的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm

图9所示，实施例7中，一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一:在高阻N型低掺杂(也可以为P型)半导体衬底(906)上，通过离子注入形成一个N型重掺杂(也可以为P型重掺杂)区域(904)，通过沟槽刻蚀、外延生长、离子注入等形式形成三维P型重掺杂(903)及其同掺杂类型的展开叉臂结构(909)，像素间的二氧化硅或氮化硅绝缘隔离结构(910)；步骤二：在半导体衬底(906)的底部为N型重掺杂(也可以为N型重掺杂)区域(907)。探测器像素N型重掺杂区域(904、907)通过金属电极(908)引出，加载高电位；步骤三：像素中部的三维P型重掺杂(903)及其同掺杂类型的展开叉臂结构(909)通过金属电极(902)引出，加载低电位。光子入射后激发的电子载流子会向N型重掺杂区域(904、907)漂移，激发的空穴载流子会向P型重掺杂区域(903、909)漂移。由于探测器中连通三维结构(909)布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，改善探测器对载流子的收集时间，提高整体探测效率。

图9所示，实施例7中，其中高阻N型低掺杂区域(906)，电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区(904)的结深0.3～1um之间，掺杂表面峰值浓度在5E18/cm

本发明能引导电子和空穴载流子在硅微条探测器体内的漂移运动，由于探测器中展臂的三维结构布置在厚度方向的中间位置，可以降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，从而改善探测器对载流子的收集时间，提高整体探测效率，绝缘隔离结构可以对像素结构进行分离，避免像素间电荷串扰；此外，隔离结构中金属氧化物场板的电极可以为正电位，从而加速电子载流子的收集绝缘隔离层中的电位控制电极结构也可以为分离的多个独立部分，改善半导体衬底内部的电场分布，从而加速子载流子的收集。

以上显示和描述了本发明的基本原理和主要特征及本发明的优点，对于本领域技术人员而言，显然本发明限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。