一种稀磁半导体(Zn80,Cr20)Te薄膜材料及其制备方法

摘要

本发明涉及化合物半导体外延生长制造技术领域，具体涉及基于分子束外延生长(MBE)技术制备一种稀磁半导体(Zn80％，Cr20％)Te薄膜材料及其制备方法。该薄膜材料中Cr原子的含量为20％。本发明主要特征在于，从(Zn，Cr)Te薄膜的成膜机理出发，优化Zn、Cr以及Te元素蒸发源的温度和分子线强度的比例，增加退火工序，改善Cr原子在ZnTe半导体晶体中的分布，从而使得Cr原子在ZnTe的禁带中的费米面附近形成局部杂质能级，基于分子束外延生长技术获得的薄膜可以增强Cr的3d轨道电子和ZnTe能带中载流子的2重交换作用，提高铁磁性的居里温度Tc至室温300K，可以应用于电子自旋晶体管(spin‑MOSFET)新型电子器件。

说明书

技术领域

本发明涉及化合物半导体外延生长制造技术领域，具体涉及基于分子束外延生长(MBE)技术制备一种稀磁半导体(Zn

背景技术

随着集成电路加工技术的发展，基于Si基半导体的电子器件的发展已相当成熟，器件/集成电路的尺寸越来越小，如集成电路的最小线宽已发展至5nm，单位面积的晶体管数量也大幅增加，其应用也越来越广泛。但是受到材料或者加工技术的物理理论极限的限制，Si基电路发展的非常缓慢且趋近极限，即将迎来“后摩尔时代”。集成电路的基本工作原理是经过一些列复杂的加工过程制造出 FET(场效应晶体管)等基本型晶体管，根据FET电压的不同来定义数字信号“0”和“1”，从而实现信息的传输和运算等功能。

另外，Grünberg等人于上世纪80年代在磁性多层膜Fe/Cr/Fe上发现了巨磁电阻效应(2007年诺贝尔物理学奖)。这种磁性金属多层膜仅能呈现出铁磁性和金属特性，呈现不出半导体的特性，因此无法制造出实现信息的传输和运算的晶体管。但是，以巨磁电阻效应的发现为契机，多数的研究者认为，可以设计出一种利用电子自旋和电荷两方的自由度，既可以控制物质的磁性，也可以控制电荷的器件。其中，有几种具有代表性的物质深受瞩目，如具有铁磁性特性的半导体材料(Ga，Mn)As(一般也称作稀磁半导体)、具有铁磁性特性的半金属材料如Co

对于具有铁磁性特性的半导体材料(Ga，Mn)As，铁磁性金属Mn掺杂到 GaAs的比率为5％时，整个材料显现出铁磁特性。继续提高Mn的含量，将形成富Mn区域，Mn金属从GaAs半导体中析出，导致(Ga,Mn)As显现出金属特性，无法做成可以控制电荷的晶体管。另外，当Mn的含量为5％时，(Ga，Mn) As的铁磁特性转移的居里温度仅为110K，无法达到室温300K。同时具备铁磁特性和半导体特性的材料有以下几点要求：1.材料具备铁磁特性，居里温度需达到300K室温；2.具备半导体的特性。

稀磁半导体是构成半导体的一部分原子用磁性原子进行置换的化合物半导体，既有半导体的性质，也具备磁性体性质。在各种稀磁半导体材料中，主要研究的对象是把III-V族半导体或II-VI族化合物半导体的阳离子用过渡区金属Mn、 Co、Fe、Cr等进行置换。过渡区金属的特性是电子不完全占满d轨道，在d轨道上的电子自旋角动量的总和不为零，因此金属呈现出磁性。

III-V族半导体相比II-VI族化合物半导体而言，对电荷的控制相对容易。但是，化合物元素之间通过共价键形成晶体，共价键的强度要高于II-VI族化合物半导体，导致过渡区金属很难和阳离子进行置换，固溶点低，很难形成高浓度的稀磁材料。如在1989年，Munekata等人通过非平衡低温MBE法制作的(In， Mn)As，Mn的含量达到30％。1992年Ohno等人制作出p型(In，Mn)As。 1996年，所制作出的(Ga

对于II-VI族半导体，在上世纪80年代对(Cd，Mn)Te和(Zn，Mn)Te 这两种材料研究的较多，但是随着Mn浓度的增加，半导体的禁带宽度也会变的很大，因此增加了对电荷的控制难度。并且Mn原子之间具有很强的反铁磁性，导致材料整体显示出反铁磁性和亚铁磁性。

根据理论计算，Cr金属掺杂到ZnTe半导体材料中可以具备铁磁特性，且居里温度可高于300K室温。上世纪90年代，Mac等人通过Bridgman法制作出 Cr含量0.1％的(Zn，Cr)Te的材料，该薄膜材料具备铁磁性和半导体两方的特性，但是居里温度低于300K室温。同时，随着Cr含量的增加，Cr金属从ZnTe 中析出，形成富Cr区域，呈现出金属特性，从而破坏了(Zn，Cr)Te半导体特性。

经过不断实验，Saito与Kuroda等人制备出了这种材料，居里温度可达300K，并具有一定稀磁半导体特性。然而降低Cr原子在ZnTe结晶中的亚稳态分解的几率，使得Cr原子在ZnTe结晶中均匀分布以提高半导体特性仍是待解决的问题。

发明内容

针对上述问题，本发明提供一种稀薄磁性半导体(Zn

一种基于MBE法制备(Zn

步骤一：对半绝缘型的GaAs衬底进行生长前处理

在进行薄膜生长前，有必要对半绝缘型GaAs衬底进行前处理。因为GaAs 衬底表面存在氧化物、有机或无机颗粒等污染物。这些污染物会严重影响到半导体的性质，如破坏衬底的高阻状态，因此需要把这些物质进行前处理。处理方法包含但不限定于使用硫酸、去离子水、双氧水浸泡搅拌清洗，最后用无水酒精进行清洗等常规湿法腐蚀技术。

在本发明的技术方案中采用硫酸：去离子水：双氧水＝4:1:1(体积比)对GaAs 衬底进行浸泡清洗，同时要进行搅拌，浸泡搅拌清洗时间5分钟。最后用99％的无水酒精进行清洗脱水处理。

步骤二：使用分子束外延技术对GaAs表面缺陷进行处理

经过前处理后的GaAs衬底表面仍然存在氧化物，同时GaAs衬底表面不可避免存在损伤和产生晶格缺陷。

针对衬底表面的氧化物，本发明通过加热升温除去表面的氧化物薄膜，升温温度范围为500～600℃，并保持4～6分钟的时间，氧化物在此时间和温度范围内可以从衬底表面完全蒸发，达到去除的效果。

GaAs衬底在升温过程中，尤其是温度超过400℃后，As原子会从表面蒸发，造成衬底表面晶格缺陷，此时需要对As原子进行补偿.

针对衬底表面晶格缺陷，本发明利用分子束外延技术对As原子进行补偿，补偿方法是向衬底表面蒸发包含但不限定于Te原子、Se原子、As原子，从而达到晶格缺陷修复的目的。

在本发明的具体实施方案中，使用Te原子源对As原子进行补偿。若使用 As原子补偿，在此温度范围内，Ga和从来自于As蒸发源的As原子结合后会发生二次分解。而Ga-Te的结合能大于Ga-As，使得结合后二次分解的几率降低，因此优选Te原子对衬底表面进行补偿。

进一步地，Te原子分子线强度为5x10

通过以上步骤的处理，对衬底上的有机或无机污染物进行彻底清洁，从而保证GaAs衬底的高阻状态。

步骤三：ZnTe缓冲层(Buffer)的生长

GaAs的晶格常数为

本发明的技术方案中，ZnTe缓冲层(Buffer)的生长的具体做法为：设置生长温度为280～320℃，在此温度条件下，Zn原子和Te原子可以形成ZnTe化合物半导体。低于或高于此温度范围，会形成Zn-Zn区域和Te-Te区域，呈现出金属特性。

进一步地，ZnTe缓冲层生长温度为300℃。

本发明的技术方案中，ZnTe缓冲层的厚度为50～400nm。

进一步地，ZnTe缓冲层的厚度为360nm。

本发明中，调整Te/Zn的分子线强度比达到1.5:1，结晶生长1小时后，ZnTe 的晶格常数可以达到

步骤四：(Zn

在ZnTe缓冲层上生长(Zn

进一步地，(Zn

本发明的技术方案中，(Zn

进一步地，(Zn

步骤五：(Zn

对生长后的薄膜进行低温退火处理，这种方法可以进一步改善Cr原子在(Zn

进一步地，退火温度为400℃，保持10分钟。

步骤一到五中的薄膜材料在10

本发明还提供一种由上述方法制备得到的稀磁半导体(Zn

本发明的有益效果在于：

1、通过增加退火步骤，进一步改善Cr原子在(Zn

2、使用分子束外延法，结晶的生长可以在低温下进行，可以降低Cr原子在ZnTe结晶中的亚稳态分解的几率，使得Cr原子在ZnTe结晶中均匀分布，没有 Cr-Cr区域的产生，不会呈现出金属性，保持了材料本身半导体的特性。

3、此种方法所制备出的(Zn

4、薄膜生长速度为nm/s，可以生长2维材料；精确控制各原子源的分子线强度，可以自由控制原子的组成比例。

5、薄膜在10

附图说明

图1为基于MBE法制备(Zn

图2为半绝缘型GaAs衬底的侧面剖面示意图。

图3为在GaAs衬底上生长ZnTe缓冲层的侧面剖面示意图，图中1表示ZnTe 缓冲层厚度为360nm。

图4为在ZnTe缓冲层上生长(Zn

图5为实施例1的方法制备的(Zn

图6为对比例1的方法制备的(Zn

图7为基于MBE法制备(Zn

图8是(Zn

图9是使用分子束外延技术对GaAs表面的缺陷进行处理在进行ZnTe缓冲层生产前的GaAs衬底处理的RHEED图像。

图10是在生长ZnTe缓冲层时，不同厚度下的薄膜的RHEED图像。

图11是在生长ZnTe缓冲层时，不同生长温度下的薄膜的RHEED图像，薄膜厚度保持为360nm。

图12是在不同生长温度下的ZnCrTe薄膜的RHEED图像的对比。薄膜的厚度为360nm。

图13是在不同厚度下的ZnCrTe薄膜的RHEED图像的对比，薄膜的生长温度为300℃。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

RHEED是反射高速电子回折的简写，分子束外延生长过程中通常使RHEED 对薄膜的生长的结晶状态进行追踪。当RHEED图像反映的是薄膜表面数nm范围内原子的整列情况，当图像显示的是带状/点线状时，表明薄膜表面是单晶态。当图像显示环状、点状，甚至是无图像时，则表明薄膜表面是多晶态或凹凸不平，结晶品质很低。

实施例1

步骤一：对半绝缘型的GaAs衬底进行生长前处理(附图图2)

本发明采用去硫酸：离子水：双氧水＝4:1:1的比例对GaAs衬底进行浸泡清洗，同时要进行搅拌，浸泡搅拌清洗时间5分钟。最后用99％的无水酒精进行清洗脱水处理。

步骤二：使用分子束外延技术对GaAs表面缺陷进行处理

具体方法是把GaAs衬底升温至560℃，并保持5分钟的时间，在此条件下可以完全去除氧化物。但是，GaAs衬底在升温过程中，尤其是温度超过400℃后，As原子会从表面蒸发，造成衬底表面晶格缺陷，需要对As原子进行补偿。本发明的具体做法使用Te原子源对As原子进行补偿，如图1所示，对Te原子源的进行加热，控制Te原子的真空蒸气压(分子线强度)为5x10

步骤三：ZnTe缓冲层(Buffer)的生长(附图图3)

GaAs和(Zn

步骤四：(Zn

加热Zn原子源、Cr原子源和Te原子源(附图图1)，使得Zn/Cr/Te的分子线强度比达到4:1:6，分子线强度分别为4x10

步骤五：(Zn

处理条件：薄膜温度升温至400℃，保持10分钟。这种方法可以进一步改善Cr原子在(Zn

由图7所示，在300K的温度下，薄膜的磁性M随着外加磁场H的变化而呈现出“S”型，这表明薄膜在温度300K时，保持有铁磁特性。(Zn

对比例1

如图9所示的是使用分子束外延技术对GaAs表面的缺陷进行处理RHEED 图像。左图是未使用Te原子补偿As原子的图像，图像呈现出点状图案，意味着 As原子在超过400℃以后脱离GaAs衬底，表面残留有Ga原子，从而导致衬底表面凹凸不平。右图是使用Te原子进行补偿后的图像，图像呈现出线状图案，这表明Te原子和残留的Ga原子进行结合，补充了As原子脱离后的空位，从而提高了GaAs衬底表面的平整度。

对比例2

不同厚度薄膜的RHEED图像如图10所示。固定生长温度为300℃。薄膜厚度为50nm时，同时存在点线图像。薄膜厚度为360nm时，线状图案最为明显，厚度为400nm时，图像又呈现出点线趋势。本发明ZnTe缓冲层的最佳厚度为 360nm。

对比例3

不同生长温度下薄膜的RHEED图像如图11所示。固定薄膜厚度为360nm。从图中可以看出，生长温度为280℃时，基本呈现线状，点状图案不明显。生长温度为300℃时，呈现出很清晰的线状图案。生长温度为320℃时，基本呈现线状，同时也有点状图案存在。因此本发明的最佳生长温度为300℃。

对比例4

图12所示为不同生长温度下的ZnCrTe薄膜层的RHEED图像。薄膜的厚度为360nm。可以看出，在280℃和320℃的生长温度下，薄膜呈现出不太清晰的点状图案，在340℃下，薄膜的RHEED图像已很不清晰，表面薄膜的结晶品质很低。在生长温度为300℃时，呈现出清晰点线状图案，说明最佳生长温度为 300℃。

对比例5

图13是不同厚度下的ZnCrTe薄膜层的RHEED图像，薄膜的生长温度为 300℃。可以看出在厚度为100-720nm时，RHEED图像呈现出点线状图案，尤其是在720nm时，点现状图案不明显，则意味着薄膜厚度的极限在小于720nm 时可以保持单晶状态。

对比例6

对比例6采用Saito、Kuroda等人的方法制作的(Zn

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式只局限于这些说明。对本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干推演或替换，都应当视为属于本发明的保护范围。