一种具有低比导通电阻的SiC MOSFET器件及其制备方法

摘要

本发明属于功率半导体器件技术领域，涉及一种具有低比导通电阻的SiC MOSFET器件，包括形成于N型重掺杂半导体衬底之上的N型半导体漂移区；形成于N型半导体漂移区表面的P阱区和JFET区形成于P阱区表面的P型重掺杂半导体体接触区和N型重掺杂半导体源区；形成于N型重掺杂半导体源区、P阱区和JFET区之上的包括氧化层和多晶硅的平面栅结构。在P型重掺杂半导体体接触区和P阱区侧面引入一个包括绝缘介质和导电材料的侧壁倾斜一定角度且延伸至N型半导体漂移区的沟槽屏蔽栅结构，屏蔽栅与源电极短接；并在沟槽屏蔽栅结构底部和侧面引入P型掺杂区辅助耗尽漂移区，提高漂移区浓度，有利于降低器件比导通电阻，改善器件性能。