基于FPGA的虚实结合仿真加速方法、系统及介质

摘要

本发明提供了一种基于FPGA的虚实结合仿真加速方法、系统及介质，包括复用或重新编写外设的Verilog或VHDL代码，运用外设的核心功能；构建与处理器模型应用层访问接口；将上述中的代码通过FPGA的综合工具编译成网表；下载网表到FPGAPCIe板卡中；执行仿真程序，如果有外设IO访问，通过读写接口，读写访问PCIe板卡中的FPGA仿真单元，进行性能仿真。本发明基于FPGA构建与真实外设高度逼真的仿真模型，引入虚实结合仿真加速方法，有效降低建模工作量，极大提高仿真执行效率；本发明给出利用基于FPGA的物理外设模型替代软件仿真模型方法，有效提高外设模型执行效率。