一种实现状态机的方法、系统、计算机设备及存储介质

摘要

本发明公开了一种实现状态机的方法、系统、计算机设备及存储介质，方法包括：定义枚举类型的变量，并使用typedef将变量定义为数据类型，基于数据类型声明第一变量和第二变量，其中，第一变量用于表示状态机的当前状态，第二变量用于表示状态机的下一状态；在实现状态机的类中，编写第一task、第二task、第三task，其中，第一task用于将第二变量赋值给第一变量，第二task用于描述状态转移条件，第三task用于描述输出值；通过并行执行的语句块调用第一task、第二task、第三task以实现状态机。本发明可以在UVM验证平台使用Verilog和system Verilog语言实现状态机。