芯片流水线划分中定位流水线瓶颈的系统及应用

摘要

本发明公开了一种芯片流水线划分中定位流水线瓶颈的系统及应用，涉及集成电路设计技术领域。所述系统包括验证计数装置和瓶颈定位装置，验证计数装置用于对用户的流水级设计进行仿真验证，并在仿真验证过程中计算流水级各子模块处理流水单元的时钟周期数信息，包括第一时钟周期数和第二时钟周期数，分别为子模块自身处理流水单元时计算的流水单元周期数和该子模块在流水线系统上处理流水单元时计算的流水单元实际周期数；瓶颈定位装置用于根据第一时钟周期数和第二时钟周期数定位流水线设计中的瓶颈模块。本发明通过比对流水级各模块自身和在系统上的性能表现来快速定位流水线瓶颈，可以显著加速设计迭代和性能优化过程。