一种SRAM存储器的两级流水线架构及其数据读写方法

摘要

本发明公开了一种SRAM存储器的两级流水线架构及其数据读写方法，其SRAM存储器的两级流水线架构包括一前一后设置的译码器和存储阵列读写通路，所述译码器的输入端口设置有第一寄存器组，所述译码器的输出端口与存储阵列读写通路的输入端口之间设置有第二寄存器组；其方法的数据读写过程为：当地址输入后，第一个时钟上升沿到来时，译码器工作，直至译码完成，并将地址数据输出至存储阵列读写通路；当第二个时钟上升沿到来时，译码器和存储阵列读写通路并行工作，存储阵列读写通路的地址输入数据为第一个时钟上升沿至第二个时钟上升沿之间的译码器输出数据。本发明能够有效提高存储器的工作速度，同时，不会带来大的面积或者功耗惩罚。