用于利用不对称性降低信号完整性串扰的存储器系统设计

摘要

描述了一种集成电路。集成电路(IC)可以包括印刷电路板(PCB)。IC还可以包括PCB上的片上系统(SoC)管芯。IC进一步可以包括耦合到SoC管芯的并行存储器接口的存储器器件。存储器器件可以通过以不对称布线布置的并行信号迹线(dmi0、dq0‑dq7)耦合到并行存储器接口。在并行信号迹线的不对称布线中，针对并行信号迹线的大部分，信号迹线是根据并行信号迹线之间的可变间距(b1>b2>b3>b4)来布置的。