一种仿真器仿真系统、方法及仿真器

摘要

本发明的实施例提供了一种仿真器仿真系统、方法及仿真器，涉及仿真领域。该系统包括主仿真器与从仿真器，主仿真器与各从仿真器连接；主仿真器在当前时步开始后，根据上一时步主仿真值和上两时步从仿真值，计算得到当前时步主仿真值，存储当前时步主仿真值，并将上一时步主仿真值发送至从仿真器；从仿真器接收上一时步主仿真值，根据上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值，存储当前时步从仿真值，并将上一时步从仿真值发送至主仿真器。在本发明中，主仿真器与从仿真器都采用相同时序，主仿真器可以将数据同时发给多台从仿真器，在保证各仿真器仿真时间同步的基础上，还能实现更多数量仿真器的组网仿真。

说明书

技术领域

本发明涉及仿真领域，具体而言，涉及一种仿真器仿真系统、方法及仿真器。

背景技术

随着经济社会的不断发展，电力需求不断提高，现代电力系统结构变得越来越复杂、规模也变得越来越庞大，为确保电网的安全稳定运行，实现对电力电子化的电力系统的准确分析，需借助仿真工具对其进行精确的仿真和研究。

但是，现有实时仿真器的计算性能和可仿真规模依赖于实时仿真器硬件的计算能力，仿真精度与仿真规模相互制约，精度要求越高，则可实时仿真的规模越小，单台实时仿真器已不能满足电力系统仿真研究的性能要求和规模要求。所以，多台仿真器进行组网联合仿真成为了在不影响精度的前提下，提高实时仿真规模的有效手段，而现有的多台仿真器组网往往只是两台仿真器的组网仿真，并不能实现更多数量仿真器的组网仿真。

发明内容

本发明的目的在于提供了一种仿真器仿真系统、方法及仿真器，可以更好的拓展组网仿真器的数量。

为了实现上述目的，本发明实施例采用的技术方案如下。

一种仿真器仿真系统，所述系统包括主仿真器与至少一个从仿真器，所述主仿真器与各从仿真器通信连接；所述主仿真器用于生成主仿真值，所述从仿真器用于生成从仿真值；

所述主仿真器用于，在当前时步开始后，根据上一时步主仿真值和上两时步从仿真值，计算得到当前时步主仿真值；

所述主仿真器还用于存储所述当前时步主仿真值，并将所述上一时步主仿真值发送至所述从仿真器；

所述从仿真器用于接收所述上一时步主仿真值，根据所述上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值；

所述从仿真器还用于存储所述当前时步从仿真值，并将所述上一时步从仿真值发送至所述主仿真器。

可选的，所述主仿真器还用于同时执行所述计算得到当前时步主仿真值和所述将所述上一时步主仿真值发送至所述从仿真器；

所述从仿真器还用于同时执行所述计算得到当前时步从仿真值和所述将所述上一时步从仿真值发送至所述主仿真器。

可选的，所述主仿真器还包括主存储器，所述从仿真器还包括从存储器；

所述主存储器用于存储计算得到的各时步主仿真值；

所述从存储器用于存储计算得到的各时步从仿真值。

可选的，所述主仿真器还包括主控制器、主接收寄存器和主发送寄存器，所述从仿真器包括从控制器、从接收寄存器和从发送寄存器；

所述主控制器分别与所述主接收寄存器、所述主发送寄存器电连接；

所述从控制器分别与所述从接收寄存器、所述从发送寄存器电连接；

所述主控制器用于，在当前时步开始后，读取所述主接收寄存器中的所述上两时步从仿真值以及所述主存储器中的所述上一时步主仿真值，根据所述上一时步主仿真值和所述上两时步从仿真值计算得到当前时步主仿真值，并存储于主存储器中；

所述主控制器还用于将所述上一时步主仿真值写入所述主发送寄存器，并发送至所述从接收寄存器；

所述从控制器用于读取所述从接收寄存器中的所述上一时步主仿真值以及所述从存储中的所述上一时步从仿真值，根据所述上一时步主仿真值和上一时步从仿真值计算得到当前时步从仿真值，并存储于所述从存储器中；

所述从控制器还用于将所述上一时步从仿真值写入所述从发送寄存器，并发送至所述主接收寄存器。

可选的，所述主仿真器还包括计时器，所述计时器与所述主控制器电连接；

所述计时器用于计算仿真步长，当达到仿真步长后，即开始当前时步。

可选的，所述主仿真器与各所述从仿真器通过传输线通信连接，所述传输线的长度满足公式：

其中，d为所述传输线的长度；t

第二方面，一种仿真器仿真方法，应用于所述的仿真器仿真系统，所述方法包括；

当前时步开始后，所述主仿真器根据上一时步主仿真值和上两时步从仿真值，计算得到当前时步主仿真值，存储所述当前时步主仿真值；并将所述上一时步主仿真值发送至所述从仿真器；

所述从仿真器接收所述上一时步主仿真值，根据所述上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值，存储所述当前时步从仿真值；并将所述上一时步从仿真值发送至所述主仿真器。

可选的，所述主仿真器同时执行所述计算得到当前时步主仿真值与所述将所述上一时步主仿真值发送至所述从仿真器；

所述从仿真器同时执行所述计算得到当前时步从仿真值与所述将所述上一时步从仿真值发送至所述主仿真器。

第三方面，一种仿真器，应用于所述的仿真器仿真系统，所述仿真器仿真系统还包括主仿真器，所述仿真器与所述主仿真器通信连接；

所述仿真器用于接收上一时步主仿真值，根据所述上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值；

所述仿真器还用于存储所述当前时步从仿真值，并将所述上一时步从仿真值发送至所述主仿真器。

第四方面，一种仿真器仿真方法，应用于所述的仿真器，所述仿真器与主仿真器通信连接，所述方法包括：

接收上一时步主仿真值，根据所述上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值；

存储所述当前时步从仿真值，并将所述上一时步从仿真值发送至所述主仿真器。

相对于现有技术，本发明具有以下有益效果：

本发明提供了一种仿真器仿真系统、方法及仿真器，该系统包括主仿真器与至少一个从仿真器，主仿真器与各从仿真器通信连接，主仿真器用于生成主仿真值，从仿真器用于生成从仿真值；主仿真器在当前时步开始后，根据上一时步主仿真值和上两时步从仿真值，计算得到当前时步主仿真值，存储当前时步主仿真值，并将上一时步主仿真值发送至从仿真器；从仿真器接收上一时步主仿真值，根据上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值，存储当前时步从仿真值，并将上一时步从仿真值发送至主仿真器。在本发明中，主仿真器与从仿真器都采用相同时序，主仿真器可以将数据同时发给多台从仿真器，在保证各仿真器仿真时间同步的基础上，还能实现更多数量仿真器的组网仿真。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1a为本发明实施例提供的传输线解耦方法示意图之一；

图1b为本发明实施例提供的传输线解耦方法示意图之二；

图2为本发明实施例提供的联合仿真传输线接口建模方法示意图；

图3为本发明实施例提供的分网方法示意图；

图4为本发明实施例提供的仿真器仿真方法流程图；

图5为本发明实施例提供的实时仿真器的系统架构示意图；

图6为本发明实施例提供的主仿真器的计算及通信步骤图；

图7为本发明实施例提供的从仿真器的计算及通信步骤图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

正如背景技术中记载的，随着现代电力系统结构变得越来越复杂，规模也越来越庞大，单台实时仿真器已不能满足电力系统仿真研究的性能要求和规模要求。多台仿真器进行组网联合仿真成为了在不影响精度的前提下，提高实时仿真规模的有效手段。

而现有的多台仿真器组网往往只是两台仿真器的组网仿真，并不能实现更多数量仿真器的组网仿真，因此，为了至少部分的解决上述问题，本发明实施例提供了一种仿真器仿真系统。

为了更好的理解本发明的内容，下面对组网仿真的相关技术作进一步的介绍和分析。

多仿真器组网联合仿真指的是多个仿真器同步地仿真一个大型的电力网络，各个仿真器分别对一部分的电力网络进行仿真，通过数据交互，从而实现对整个电力网络的仿真。

而在现有技术中，要实现多台仿真器的组网仿真，解耦技术是关键，解耦技术用于将一个大规模的电力系统分解成若干个独立的子系统，然后分配到不同的计算节点或不同的仿真器上进行并行计算，从而提高仿真的速度，增加仿真规模。

目前实现电力系统拓扑解耦分网功能的混合仿真接口算法主要有：理想变压器模型法、时变一阶近似法、电路分割法、阻尼阻抗法、传输线模型法等，这些方法在数值稳定性和精度上都各有优缺点，且适用的模型各有差别。

对于大规模的电力系统来说，通常通过长传输线连接不同的区域电网。因此传输线解耦法天然的适用于大规模电力系统的多仿真器联合实时仿真。本发明以传输线解耦法为基础，提出了一种基于长传输线贝格隆模型的多仿真器联合实时电磁暂态仿真方法，着重关注接口模型的实现、通信时序设计，具有接口简单、实用性强、传输稳定、仿真精度高的优点。

传输线解耦法是最为广泛使用的接口解耦方法之一，在电磁暂态仿真中，如果电气信号在传输线中的传播延时τ大于一个仿真步长ΔT，则传输线两边的子网可以被划分为相对独立的子系统。

传输线的等效方法如图1a和图1b所示，传输线的每一端口(即k端口和m端口)都被等效为阻抗和受控电流源并联的形式。

传输线的传播延时τ和等效阻抗Z满足公式：

其中，L和C分别为传输线单位长度的电感及电容，R为传输线总电阻，d为传输线长度。

传输线模型原理，在t时刻k和m端口处受控源的表达式I

其中，

t

其中，u

从上式可以看出，受控电流源在t时刻的值与t

将传输线解耦模型用于组网实时仿真时，传输线的两个端口需分开放置于不同的实时仿真器中，由于仿真器之间的通信过程，需要考虑通信延迟时间对传输线接口的影响。

设从传输线端口k所在的仿真器到传输线端口m所在的仿真器的通信延迟为t

其中，

t

t

上式中，t

同样的，在电力系统中，支网和环网是典型的结构，将一个环网分区为两个子网进行仿真时，则两个子网之间必然有两条传输线连接。传输线越多则仿真器间需要交互的信息越多，将会导致由于通信耗时带来的传输延迟加剧问题。为了减小各仿真器间的通信耗时以保证仿真系统的实时性，请结合参阅图3，本发明仅针对支网拓扑进行拆分，即待拆分的两个网络间仅有一条传输线连接，子网与子网之间没有传输线连接，即子网不能继续拆分为二级子网，且主网只有一个。

多实时仿真器组网仿真的核心在于实现不同仿真器间的同步，以及保证解耦传输线两侧仿真器间的通信延迟为定值，本发明利用长传输线贝格隆模型将大系统拆分为多个子系统，并放置在不同的仿真器中仿真，利用主从式通信架构实现各仿真器间仿真的同步。

有鉴于此,本发明实施例提供了一种仿真器仿真系统，该系统包括主仿真器与至少一个从仿真器，主仿真器与各从仿真器通信连接，主仿真器用于生成主仿真值，从仿真器用于生成从仿真值。

主仿真器用于，在当前时步开始后，根据上一时步主仿真值和上两时步从仿真值，计算得到当前时步主仿真值。

主仿真器还用于存储当前时步主仿真值，并将上一时步主仿真值发送至从仿真器。

从仿真器用于接收上一时步主仿真值，根据上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值。

从仿真器还用于存储当前时步从仿真值，并将上一时步从仿真值发送至主仿真器。

在本实施例中，在当前时步开始后，主仿真器便开始启动，而从仿真器则是在接收到主仿真器发送的上一时步主仿真值后启动。主仿真器与从仿真器除了启动的条件不一样以外，其他的仿真时序是相同的，主仿真器可以在同一时刻向多个从仿真器发送上一时步主仿真值，多个从仿真器接收到该仿真值以后则启动相同的仿真时序，从而保证了整个大系统中所有仿真器时间的同步以及主仿真与各从仿真器之间的通信延迟为定值。并且，由于各个仿真器的时序是一致的，所以从仿真器的数量是可以根据实际需要进行添加的，从而可以对仿真系统进行数量上的拓展。

需要注意的是，由于主仿真器和从仿真器都是延时计算，所以在仿真系统启动时要进行初始化操作，在仿真的初始时刻，主仿真器和从仿真器中的各种初值都设为0(或用户给定)，并且为了保证本申请主从式架构有效，所有的从仿真器都应当先于主仿真器启动。

在本实施例中，从仿真器计算当前时步从仿真值(即受控电流源值)时，用的是上一时步主仿真值和上一时步从仿真值。而主仿真器计算当前时步主仿真值时，用的是上一时步主仿真值和上两时步从仿真值。可见，二者间数据通信的延迟并不相同，但是都为定值，主仿真器到从仿真器的延迟为一个仿真步长，而从仿真器到主仿真器的延迟为两个仿真步长。需要注意的是，实时仿真的算法中，要将连续系统进行离散化，离散后的时间间隔就是仿真步长。仿真步长越小，则仿真结果精度越高，仿真步长越大，则结果精度越低。在一个仿真步长内，系统要完成数据读取、计算、数据发送等环节，如果系统在一个仿真步长内完不成这些环节，则会造成发送的数据错误、数据丢包等现象，不具备实时性。因而，为了保证传输线解耦算法有效，主仿真器与从仿真器的上述执行动作都应当在一个仿真步长内完成。

在一种可能的实施方式中，主仿真器还用于同时执行计算得到当前时步主仿真值和将上一时步主仿真值发送至从仿真器。

从仿真器还用于同时执行计算得到当前时步从仿真值和将上一时步从仿真值发送至主仿真器。

需要说明的是，在本实施方式中，主仿真器和从仿真器对于数据的收发和仿真值的计算是同步进行的，这样的设计可以最大效率的通过利用时序来减小数据通信的时间，从而提高整个仿真系统的实时性，还可以提高仿真计算过程的时长，使其更加接近一个仿真步长的时间，提高仿真计算的规模。

在另外一种可能的实施方式中，主仿真器还包括主存储器、主控制器、主接收寄存器和主发送寄存器，从仿真器还包括从存储器、从控制器、从接收寄存器和从发送寄存器，主控制器分别与主存储器、主接收寄存器、主发送寄存器电连接，从控制器分别与从存储器、从接收寄存器、从发送寄存器电连接；

主存储器用于存储计算得到的各时步主仿真值。

从存储器用于存储计算得到的各时步从仿真值。

主控制器用于，在当前时步开始后，读取主接收寄存器中的上两时步从仿真值以及主存储器中的上一时步主仿真值，根据上一时步主仿真值和上两时步从仿真值计算得到当前时步主仿真值，并存储于主存储器中。

主控制器还用于将上一时步主仿真值写入主发送寄存器，并发送至从接收寄存器。

从控制器用于读取从接收寄存器中的上一时步主仿真值以及从存储中的上一时步从仿真值，根据上一时步主仿真值和上一时步从仿真值计算得到当前时步从仿真值，并存储于从存储器中。

从控制器还用于将上一时步从仿真值写入从发送寄存器，并发送至主接收寄存器。

进一步的，主仿真器还包括计时器，计时器与主控制器电连接。

计时器用于计算仿真步长，当达到仿真步长后，即开始当前时步，当前时步开始后，主控制器就开始执行对应的操作。

在一种可能的实现方式中，基于上述分析，主仿真器与各从仿真器通过传输线通信连接，若要确保仿真的准确性和数据通信的实时性，传输线的长度需满足公式：

其中，d为传输线的长度；t

请结合参阅图4，本申请实施例还提供了一种仿真器仿真方法，所述方法包括：

S101：主仿真器开始当前时步；

S102：主仿真器根据上一时步主仿真值和上两时步从仿真值，计算得到当前时步主仿真值，存储所述当前时步主仿真值；

S103：主仿真器将上一时步主仿真值发送至从仿真器；

S104：从仿真器接收上一时步仿真值；

S105：从仿真器接收上一时步主仿真值，根据上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值，存储当前时步从仿真值；

S106：从仿真器将上一时步从仿真值发送至主仿真器。

通过上述方法提出的主从式通信架构和数据通信时序，确保了仿真系统中所有仿真器的仿真时间的同步以及保证各仿真器之间通信延迟为定值，从而实现了各仿真器的实时组网仿真。并且，由于各个仿真器的时序是一致的，所以从仿真器的数量是可以根据实际需要进行添加的，从而可以对仿真系统进行数量上的拓展。

在另外一种可能的实施方式中，上述S102和S103可以在主仿真器中同时执行，即主仿真器同时执行计算得到当前时步主仿真值与将上一时步主仿真值发送至从仿真器。

上述S105和S106可以在从仿真器中同时执行，即从仿真器同时执行计算得到当前时步从仿真值与将上一时步从仿真值发送至主仿真器。

本发明实施例还提供了一种仿真器，该仿真器应用于仿真器仿真系统，仿真器仿真系统还包括主仿真器，仿真器与主仿真器通信连接。

仿真器用于接收上一时步主仿真值，根据上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值。

仿真器还用于存储当前时步从仿真值，并将上一时步从仿真值发送至主仿真器。

本发明实施例还提供了一种仿真器仿真方法，应用于仿真器，仿真器与主仿真器通信连接，方法包括：

接收上一时步主仿真值，根据上一时步主仿真值和上一时步从仿真值，计算得到当前时步从仿真值；

存储当前时步从仿真值，并将上一时步从仿真值发送至主仿真器。

为了更好的理解本发明的内容，下面以实时仿真器为例，对本实施例的内容做进一步的说明。

请结合参阅图5，图5为实时仿真器的系统架构示意图，该实时仿真器系统包含上位机及实时仿真器，两者通过光纤进行信息交互。上位机用来构建仿真拓扑并进行仿真控制与数据监测等。上位机构建的仿真拓扑编译下载到实时仿真器中进行仿真运算。实时仿真器的仿真计算内核(即CPU)通过PCIE接口与通信FPGA以及其他外设接口相连接。其他外设接口可以为AO/AI/DO/DI等数模转换板卡。通信FPGA内置了Aurora收发协议及控制逻辑，利用SFP(Small Form-factor Pluggable)接口通过双模光纤与另一台实时仿真器的SFP接口连接并进行通信。其中Aurora协议是Xilinx公司开发的一种点对点高速串行数据传输协议，SFP是一种可将千兆位电信号转换为光信号的接口器件。

其中，请结合参阅图6，主仿真器的计算及通信步骤为：

S201：计时器达到仿真步长后，CPU立即读取接收寄存器存储的上两时步从仿真值，接着将上一时步主仿真值写入各SFP接口对应的发送寄存器。

S202：CPU依据上一时步主仿真值和上两时步从仿真值计算电气系统，并得到当前时步主仿真值，将当前时步主仿真值存入CPU的内存中，以供下一时步写入发送寄存器。

S203：FPGA一旦检测到发送寄存器内被写入新值(即上一时步主仿真值)，立即把该值通过Aurora协议下的SFP发送至从仿真器(多个SFP同时发送)。

S204：主仿真器的SFP一旦接收到从仿真器发送的光信号(多个SFP异步接收)，立即将该值经Aurora协议写入到FPGA中对应的接收寄存器内。

其中，CPU和FPGA是指主仿真器中的CPU和FPGA。

请结合参阅图7，从仿真器的计算和通信步骤为：

S301：CPU一旦检测到仿真开始标志位置位，立即读取接收寄存器中存储的上一时步主仿真值，接着将上一时步从仿真值写入发送寄存器；

S302：CPU依据上一时步主仿真值和上一时步从仿真值计算电气系统，并得到当前时步的从仿真值，将当前时步从仿真值存入CPU的内存中，以供下一时步写入发送寄存器。

S303：FPGA一旦检测到发送寄存器内被写入新值(即上一时步从仿真值)，立即把该值通过Aurora协议下的SFP发送至主仿真器；

S304：从仿真器的SFP一旦接收到主仿真器发送的光信号，立即将该值经Aurora协议写入到FPGA的接收寄存器内，并将仿真开始标志位置位。

其中，CPU和FPGA是指从仿真器中的CPU和FPGA。

由此可见，主仿真器和从仿真器的不同点在于主机的仿真计算受计时器控制，而从机受SFP接收到数据后的置位信号触发控制。而二者后续的时序步骤是一致的，从而实现了相同类型仿真器的实时组网仿真。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。