一种SerDes信号抗静电干扰系统及方法

摘要

本发明公开了一种SerDes信号抗静电干扰系统，包括：缓存模块用于缓存当前图像帧的并行数据；校验模块用于对当前图像帧的并行数据进行校验，并输出校验结果；若当前图像帧正确，系统日志模块则输出数据采集指令，数据采集驱动模块采集当前图像的并行数据，若当前图像帧错误，则输出错误指令至丢帧处理模块；丢帧处理模块输出丢帧指令至数据采集驱动模块，将当前图像的并行数据丢弃。通过本发明解决SerDes系统中静电干扰导致的数据帧异常的技术问题。

说明书

技术领域

本发明涉及图像处理技术领域，尤其涉及一种SerDes信号抗静电干扰系统及方法。

背景技术

SerDes是SERializer(串行器)/DESerializer(解串器)的简称。SerDes作为目前主流的时分复用、串行通信技术，在发送端将低速并行信号转换成高速串行信号，经过传输媒体(光缆或铜线)，在接收端将高速串行信号重新转成低速并行信号或者低压差分串行数据。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。

现有SerDes系统的技术方案中，对图像进行采集后，将采集后的图像数据经过解串器进行并串转换后，将低速的并行图像数据转换为高速的串行图像数据，并通过线缆进行图像数据的传输，并传输至解串器。解串器对串行图像数据进行串并转换，转换为低速的并行图像数据。数字信号处理器对并行数据进行数据采集，并将采集后的图像数据发送至存储器进行图像存储，以进行后续的图像数据处理。数字信号处理器同时对串并转换后的并行图像数据进行数据校验，并将检验结果进行系统保存。

现有技术方案的缺点为：SerDes系统传输的核心是将并口图像数据转换为串口图像数据，并通过线缆进行传输。但是信号在电缆传输过程中，由于串口图像数据电压低、传输速率高，因此数据很容易被静电能量干扰，导致在串行图像数据传输过程中出现数据帧错误的情况。由于串行器和解串器进进行硬件意义上的数据格式转换，并不进行数据的校验和处理，使得错误的数据帧会传输至数字信号处理器，并送入至存储器，出现图像存储错误和图像解析错误，导致出现图像分层、闪烁、亮度不一甚至出现黑帧的情况等，影响图像算法的判断和客户体验。另外通过在硬件方面增加防护器件，可起到静电钳位保护作用，但是目前的静电防护器件工艺技术无法达到并且会影响SerDes信号的信号质量，不能解决SerDes输出方式本身抗干扰度的缺陷。

发明内容

基于此，本发明的目的在于提供一种SerDes信号抗静电干扰系统及方法，解决SerDes系统中静电干扰导致的数据帧异常的技术问题，保证了图像数据传输的正确性。

为实现上述目的，本发明提供了一种SerDes信号抗静电干扰系统，所述系统包括缓存模块、校验模块、系统日志模块、丢帧处理模块和采集驱动模块，其中，

所述缓存模块，用于缓存所接收的当前图像帧的并行数据；

所述校验模块，用于对所述缓存的当前图像帧的并行数据进行校验，并输出校验结果，并根据所述校验结果生成用于表征当前图像帧正确的指示信息或当前图像帧错误的指示信息；

所述系统日志模块，用于若当前图像帧正确，则输出数据采集指令至所述采集驱动模块，若当前图像帧错误，则输出错误指令至所述丢帧处理模块；

所述丢帧处理模块，用于当接收到所述错误指令时，输出丢帧指令至所述数据采集驱动模块；

所述数据采集驱动模块，用于当接收到数据采集指令时，采集所述缓存模块中的当前图像的并行数据；当接收到丢帧指令时，将所述缓存模块中的当前图像的并行数据丢弃，并对缓存模块所要缓存的下一帧图像帧的并行数据执行所述校验模块的功能。

进一步的，所述系统包括：

采集模块，用于采集并获取当前帧图像；

串行器，用于对所述当前图像帧进行并串转换，转换为当前图像帧的串行数据，并经过线缆传输至解串器。

进一步的，所述系统还包括解串器，对通过线缆接收的当前图像帧的串行数据进行串并转换，转换为当前图像帧的并行数据或者低压差分数据，并发送至所述缓存模块。

进一步的，所述校验模块对所述当前图像帧的行数进行计数，若计数得到的行数正确，则判定当前图像帧为正确的数据，若计数得到的行数错误，则判定当前图像帧为错误的数据。

进一步的，所述校验模块包括数据状态位寄存器，用以存储当前图像帧的校验结果，若判定当前图像帧正确时，所述数据状态位寄存器写入0，若判定当前图像帧错误时，所述数据状态位寄存器写入1。

进一步的，所述系统日志模块记录数据状态位寄存器当前图像帧的校验结果，并获取所述数据状态位寄存器中的数值，若所述数据状态位寄存器为0，则输出数据采集指令至所述采集驱动模块，若所述数据状态位寄存器为1，则输出错误指令至所述丢帧处理模块。

进一步的，所述系统还包括双倍率同步动态随机存储器，将所述数据采集驱动模块采集的当前图像的并行数据进行存储。

为实现上述目的，本发明提供了一种SerDes信号抗静电干扰，所述方法包括：

S1、将接收的当前图像帧的并行数据进行缓存；

S2、对所述缓存的当前图像帧的并行数据进行校验，并输出校验结果，并根据所述校验结果生成用于表征当前图像帧正确的指示信息或当前图像帧错误的指示信息；

S3、若当前图像帧正确，则采集所述缓存的当前图像的并行数据，若当前图像帧错误，则将所述缓存当前图像的并行数据丢弃，并对所要缓存的下一帧图像帧的并行数据执行步骤S1～S2。

进一步的，于所述步骤S1前还包括：

采集并获取当前帧图像；

对所述当前图像帧进行并串转换，转换为当前图像帧的串行数据，并通过线缆进行传输；

对通过线缆接收的当前图像帧的串行数据进行串并转换，转换为当前图像帧的并行数据。

进一步的，所述步骤S2包括：

对所述当前图像帧的行数进行计数；

若计数得到的行数正确，则判定当前图像帧为正确的数据，在数据状态位寄存器中写入0；

若计数得到的行数错误，则判定当前图像帧为错误的数据，在数据状态位寄存器写入1。

与现有技术相比，本发明一种SerDes信号抗静电干扰系统及方法，所带来的有益效果为：解决现有SerDes系统中静电干扰导致的数据帧异常的技术问题，保证了图像数据传输的正确性；不需要增加静电防护器件，不损伤高速串行信号数据的质量；该系统构成简单，通过逻辑处理方案便可实现，不用增加硬件成本，并且容易实施。

附图说明

图1是根据本发明的一个实施例的SerDes信号抗静电干扰系统的系统示意图。

图2是根据本发明的一个实施例的SerDes信号抗静电干扰的流程示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述，但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图1所示的本发明的一实施例，本发明提供一种SerDes信号抗静电干扰系统，所述系统包括缓存模块11、校验模块11、系统日志模块12、丢帧处理模块13和采集驱动模块14，其中，

所述缓存模块10，用于缓存所接收的当前图像帧的并行数据；

所述校验模块11，用于对所述缓存的当前图像帧的并行数据进行校验，并输出校验结果，并根据所述校验结果生成用于表征当前图像帧正确的指示信息或当前图像帧错误的指示信息；

所述系统日志模块12，用于若当前图像帧正确，则输出数据采集指令至所述采集驱动模块，若当前图像帧错误，则输出错误指令至所述丢帧处理模块；

所述丢帧处理模块13，用于当接收到所述错误指令时，输出丢帧指令至所述数据采集驱动模块；

所述数据采集驱动模块14，用于当接收到数据采集指令时，采集所述缓存模块中的当前图像的并行数据；当接收到丢帧指令时，将所述缓存模块中的当前图像的并行数据丢弃，并对缓存模块所要缓存的下一帧图像帧的并行数据执行所述校验模块的功能。

当图像数据在数据传输过程中受到静电干扰时，若静电干扰波形施加在图像的数据帧有效时间以外，比如帧与帧之间、数据帧之间的消隐区间等，便不会出现数据帧的错误，若施加在图像的数据帧有效时间以内，则会造成数据错误，便会形成错误的数据帧。一般静电干扰的噪声持续的带宽仅有100ns左右(有效电压60ns)，相对于一帧图像的并行数据的带宽较小，所以静电干扰波落在数据有效区间内的概率低，但是也会出现落在数据有效区间内，因此单次静电噪声只能影响一帧图像数据信号。因此本发明提供一种SerDes信号抗静电干扰系统，对单帧的图像数据进行校验，保证图像数据传输过程中的正确性。

作为一种可选的实现方式，系统包括采集模块15和串行器16，采集模块15用于采集并获取当前帧图像，串行器16对所述当前图像帧进行并串转换，将低速的当前图像帧的并行数据转换为高速的当前图像帧的串行数据，并经过线缆传输至所述解串器。线缆一般采用同轴单端传输屏蔽线缆或者同轴双绞传输屏蔽线缆。通过线缆进行高速串行数据的传输。

作为一种可选的实现方式，系统包括解串器17，对通过线缆接收的当前图像帧的串行数据进行串并转换，转换为当前图像帧的并行数据或者低压差分数据，并发送至所述缓存模块。所述缓存模块对所接收的当前图像帧的并行数据进行缓存处理。

所述校验模块对所述缓存的当前图像帧的并行数据进行校验，并输出校验结果，并根据所述校验结果生成用于表征当前图像帧正确的指示信息或当前图像帧错误的指示信息。具体地，所述校验模块对所述当前图像帧的行数进行计数，若计数得到的行数正确，则判定当前图像帧为正确的数据，若计数得到的行数错误，则判定当前图像帧为错误的数据。作为本发明的一实现方式，所述校验模块包括数据状态位寄存器，用以存储当前图像帧的校验结果，若判定当前图像帧正确时，所述数据状态位寄存器写入0，若判定当前图像帧错误时，所述数据状态位寄存器写入1。通过数据状态位寄存器存储当前帧图像的校验结果。

若当前图像帧正确，所述系统日志模块则输出数据采集指令至所述采集驱动模块，若当前图像帧错误，则输出错误指令至所述丢帧处理模块。具体得，所述系统日志模块记录数据状态位寄存器当前图像帧的校验结果，并获取所述数据状态位寄存器中的数值，进行处理。若所述数据状态位寄存器为0，则输出数据采集指令至所述采集驱动模块，若所述数据状态位寄存器为1，则输出错误指令至所述丢帧处理模块。

所述丢帧处理模块当接收到所述错误指令时，输出丢帧指令至所述数据采集驱动模块。丢帧处理模块接收到错误指令时，记录错误状态信息，执行对当前图像帧进行丢弃处理的判定。通过发送丢帧指令给所述数据采集驱动模块，来执行缓存在缓存模块中的错误的当前图像帧的丢弃处理。当接收到数据采集指令时，所述数据采集驱动模块采集所述缓存模块中的当前图像的并行数据；当接收到丢帧指令时，将所述缓存模块中的当前图像的并行数据丢弃，并对缓存模块所要缓存的下一帧图像帧的并行数据执行所述校验模块的功能。

作为本发明的一种实现方式，所述系统还包括双倍率同步动态随机存储器，将所述数据采集驱动模块采集的当前图像的并行数据进行存储，以便后续的图像处理和图像解析。

如图2所示的本发明的一实施例，本发明提供一种SerDes信号抗静电干扰方法，所述方法包括：

S201、将接收的当前图像帧的并行数据进行缓存；

S202、对所述缓存的当前图像帧的并行数据进行校验，并输出校验结果，并根据所述校验结果生成用于表征当前图像帧正确的指示信息或当前图像帧错误的指示信息；

S203、若当前图像帧正确，则采集所述缓存的当前图像的并行数据，若当前图像帧错误，则将所述缓存当前图像的并行数据丢弃，并对所要缓存的下一帧图像帧的并行数据执行步骤S201～S202。

作为一种可选的实现方式，于所述步骤S210前还包括：采集并获取当前帧图像，对所述当前图像帧进行并串转换，将低速的当前图像帧的并行数据转换为高速的当前图像帧的串行数据，并经过线缆传输。通过线缆进行高速串行数据的传输。对通过线缆接收的当前图像帧的串行数据进行串并转换，转换为当前图像帧的并行数据或者低压差分数据，并对当前图像帧的并行数据进行缓存处理。

对所述缓存的当前图像帧的并行数据进行校验，并输出校验结果，并根据所述校验结果生成用于表征当前图像帧正确的指示信息或当前图像帧错误的指示信息。具体地，对所述当前图像帧的行数进行计数，若计数得到的行数正确，则判定当前图像帧为正确的数据，若计数得到的行数错误，则判定当前图像帧为错误的数据。作为本发明的一实现方式，通过数据状态位寄存器存储当前图像帧的校验结果，若判定当前图像帧正确时，在所述数据状态位寄存器中写入0，若判定当前图像帧错误时，在所述数据状态位寄存器中写入1。

若当前图像帧正确，则采集所述缓存的当前图像的并行数据，若当前图像帧错误，则将所述缓存当前图像的并行数据丢弃，并对所要缓存的下一帧图像帧的并行数据执行步骤S202。记录数据状态位寄存器当前图像帧的校验结果，并获取所述数据状态位寄存器中的数值，进行处理。若所述数据状态位寄存器为0，则输出数据采集指令，采集所述缓存的当前图像的并行数据，若所述数据状态位寄存器为1，则输出错误指令，将所述缓存当前图像的并行数据丢弃。对所要缓存的下一帧图像帧的并行数据执行数据校验功能。将采集的当前图像的并行数据进行存储，以便后续的图像处理和图像解析。

尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。