一种适用于SoC芯片的时钟模块设计方法

摘要

本发明涉及一种适用于SoC芯片的时钟模块设计方法，属于数字芯片设计技术领域。本发明中，当时钟模块接收到时钟改变的命令时，通过时钟选择单元自动切换至外部晶振时钟源，当时钟改变事件完成后，再自动切换至内部稳定后的PLL时钟源。本发明能够实现当SoC芯片的时钟信号在上电复位、功耗管理、时钟频率改变时，避免SoC芯片的处理器等核心模块处于时钟信号不确定的状态。