具有非目标ODT功能的输出缓冲电路

摘要

本文公开一种设备，其包含：数据端子；第一输出晶体管，其连接于所述数据端子与供应第一电源电势的第一电源线之间；第一三态电路，其包含连接到所述第一输出晶体管的控制电极的输出节点、被配置成将所述输出节点驱动到第一逻辑电平的第一上拉晶体管，以及被配置成将所述输出节点驱动到第二逻辑电平的第一下拉晶体管；和第二三态电路，其包含连接到所述第一输出晶体管的所述控制电极的输出节点、被配置成将所述输出节点驱动到所述第一逻辑电平的第二上拉晶体管，以及被配置成将所述输出节点驱动到所述第二逻辑电平的第二下拉晶体管。所述第二上拉晶体管和下拉晶体管具有不同于所述第一上拉晶体管和下拉晶体管的阈值电压。