支持动态神经网络稀疏模型的硬件加速器架构

摘要

本发明提供一种支持动态神经网络稀疏模型的硬件加速器架构，包括：程序系统端存储器存储的激活数据依次经过CPU和数据搬移模块，输入至第一核心模块；第一核心模块用于基于其预先存储的第一权重参数和激活数据，计算显著图并输出至所述第二核心模块；程序系统端存储器存储的激活数据和第二权重参数依次经过CPU和数据搬移模块，输入至第二核心模块；第二核心模块用于基于第二权重参数、激活数据和显著图计算模型结果，第一权重参数为显著图计算网络中的权重参数，第二权重参数为结合显著度的稀疏卷积网络的权重参数，第二权重参数基于预设时序多次分批输入第二核心模块。本发明提供的架构，实现了降低算法应用过程中计算耗时提高了效率。