基于脉冲截断电路的模拟存算一体结构

摘要

本发明提供一种基于脉冲截断电路的模拟存算一体结构，包括：脉冲截断电路、与所述脉冲截断电路连接的存算一体单元阵列以及连接在所述存算一体单元阵列的输出端的输出转换电路；所述脉冲截断电路的输入端用于接收数字输入信号，根据数字输入信号的高低比特位按照不同的持续周期对脉冲序列进行截取，实现数字输入信号到脉冲个数的转换；其中，所述脉冲截断电路进行脉冲截取时的数字输入信号的持续周期按照数字输入信号由低比特位到高比特位的顺序依次相差2倍。通过采用脉冲截断电路，减少了电路复杂度、功耗的开销。