RRAM存算一体化乘法器的集成电路设计

摘要

随之CMOS工艺进入7nm制程时代，摩尔定律确定的“摩尔时代”即将终结，微电子行业迫切地需要新一代器件来引导整个行业往下发展。此外，传统冯-诺依曼体系构架的计算机，由于处理器性能和存储器性能之间极度不匹配以及传输总线的寄生效应，计算机的发展也到了瓶颈期。为了解决这两个问题，我们急需寻找新的突破口。 RRAM(Resistive Random Access Memory)阻变存储器作为一种新型的非易失性存储由于结构简单，集成度高，低功耗等优点，一直被认为是最有可能突破传统器件限制的新型器件。近几年，关于RRAM的研究不仅在存储器方面取得了长足的进展，在存储、计算一体化的逻辑运算方面也取得了很大的进展，国际上不断有相关论文刊登，提出新的存算一体逻辑算法以改进和优化前人的逻辑算法。RRAM与逻辑运算的结合，不仅能解决传统存储器由于尺寸带来的限制，而且也为突破计算机瓶颈提供一种很好的解决方案。然而，基于RRAM的逻辑运算目前还处于研究阶段，虽然能简单地实现存储和计算的融合，但还都只是停留在基本的逻辑层面，还存在着许多不足，包括运算速度慢、对RRAM器件稳定性要求高、结构复杂等问题，这些问题亟待解决。 在本文中，提出了一种基于表决器（MIG，Majority-Inverter Graph）逻辑的运算方法，从逻辑层面来讲，表决器逻辑被证明比传统的与或非逻辑在实现复杂运算方面具有更快的速度和更小的功耗，从RRAM层面上讲，表决器逻辑与RRAM本身具有很好的匹配性，单个RRAM单元便可以实现一次表决器逻辑操作。因此，在此基础上，本文基于RRAM的表决器逻辑设计了一位全加器多位乘法器，首先是从理论上分析如何用RRAM的表决器逻辑构建上述逻辑，其次，进行硬件电路设计并进行仿真，最终根据硬件电路的设计进行电路的物理实现。 通过该表决器逻辑的研究和试验，不仅提高了当前基于RRAM逻辑运算的速度，同时也为将来的计算机算术逻辑单元的设计提供了一种方案。