滞环比较器、半导体装置以及蓄电装置

摘要

提供一种电路面积小且功耗低的滞环比较器。该滞环比较器包括比较器、开关、第一电容器、第二电容器以及逻辑电路，开关的第一端子与第一电容器的一对导电区域的一方、第二电容器的一对导电区域的一方及比较器的第一输入端子电连接，比较器的输出端子与逻辑电路的输入端子电连接。逻辑电路的输出端子与第二电容器的一对导电区域的另一方电连接。逻辑电路具有生成被输入到逻辑电路的输入端子的信号的反相信号并将反相信号输出到逻辑电路的输出端子的功能。向比较器的第一输入端子输入参考电位，由开关保持参考电位。比较器的输出端子的电位变动而通过第二电容器的电容耦合改变参考电位。

说明书

技术领域

本发明的一个方式涉及一种滞环比较器、半导体装置以及蓄电装置。

本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。

背景技术

一般而言，电动汽车、笔记本型个人计算机等电子设备所具备的二次电池因反复进行充电及放电而发生容量减少、内部电阻增大等劣化现象。另外，因电池的早期故障、电池的粗暴使用等而有时发生想不到的事故诸如电池的起火等。

近年来，处于安全起见，在电池中设置用来检查及/或监视该电池的电路、保护电路的情况越来越多。专利文献1公开了设置有以高精度保护电池的温度并适当地进行充电控制的电路的电池组的发明。

[先行技术文献]

[专利文献]

[专利文献1]日本专利申请公开第2009-152129号公报

发明内容

发明所要解决的技术问题

保护电路有时例如包括滞环比较器。在驱动滞环比较器的情况下，除了电源电压之外还要低电平阈值电压和高电平阈值电压的参考电位。另外，因为需要向保护电路供应一个或多个电源电压，所以有时保护电路内部或保护电路的周围设置有多个电压生成电路。

本发明的一个方式的目的之一是提供一种新颖滞环比较器。另外，本发明的一个方式的目的之一是提供一种功耗得到降低的滞环比较器。另外，本发明的一个方式的目的之一是提供一种包括该滞环比较器的新颖半导体装置。另外，本发明的一个方式的目的之一是提供一种包括该半导体装置的蓄电装置。

注意，本发明的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。另外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。此外，本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式并不需要实现所有的上述目的及其他目的。

解决技术问题的手段

(1)

本发明的一个方式是一种滞环比较器，包括比较器、开关、第一电容器、第二电容器以及逻辑电路，开关的第一端子与第一电容器的一对导电区域的一方、第二电容器的一对导电区域的一方及比较器的第一输入端子电连接，比较器的输出端子与逻辑电路的输入端子电连接，逻辑电路的输出端子与第二电容器的一对导电区域的另一方电连接，逻辑电路具有生成被输入到逻辑电路的输入端子的信号的反相信号并将反相信号输出到逻辑电路的输出端子的功能。

(2)

另外，本发明的一个方式是一种上述(1)中的滞环比较器，其中，逻辑电路包括反相器电路，逻辑电路的输入端子与反相器电路的输入端子电连接，逻辑电路的输出端子与反相器电路的输出端子电连接。

(3)

另外，本发明的一个方式是一种上述(1)中的滞环比较器，其中，逻辑电路包括NAND电路，逻辑电路的输入端子与NAND电路的第一输入端子电连接，逻辑电路的输出端子与NAND电路的输出端子电连接。

(4)

另外，本发明的一个方式是一种上述(1)中的滞环比较器，其中，逻辑电路包括NOR电路，逻辑电路的输入端子与NOR电路的第一输入端子电连接，逻辑电路的输出端子与NOR电路的输出端子电连接。

(5)

另外，本发明的一个方式是一种上述(1)至(4)中的任一个中的滞环比较器，其中，开关包括晶体管，晶体管在沟道形成区域中包含金属氧化物。

(6)

另外，本发明的一个方式是一种半导体装置，包括上述(1)至(5)中的任一个滞环比较器以及电路，电路具有如下功能：切换开关的开启状态和关闭状态；生成输入到开关的第二端子的参考电位；以及生成输入到比较器的第二输入端子的输入电压。

(7)

另外，本发明的一个方式是一种蓄电装置，包括上述(6)的半导体装置以及单电池，电路具有被输入单电池的正极端子的电位及单电池的负极端子的电位而根据正极端子的电位及负极端子的电位生成参考电位及输入电压的功能。

注意，在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。

另外，在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。

作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。

作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。

此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，当明确记载有“电连接”时，与只明确记载有“连接”的情况相同。

例如，可以表现为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表现为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子相同的显示方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表现方法是一个例子，不局限于上述表现方法。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。

另外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。

在本说明书等中，“电阻器”例如是指具有电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻器”也可以被称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以被称为“电阻器”等。作为电阻值，例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×10

在本说明书等中，“电容器”是指具有静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以被称为“电容”等，与此相反，“电容”也可以被称为“电容器”、“寄生电容”、“栅极电容”等。另外，“电容”的“一对电极”也可以被称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，还可以为1pF以上且10μF以下。

在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。被用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子的一方被用作源极而另一方被用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。另外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。另外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。

另外，在本说明书等中，节点也可以根据电路结构或装置结构等称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以被称为节点。

另外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。接地电位不一定意味着0V。注意，电位是相对的，对布线等供应的电位有时根据基准电位而变化。

“电流”一般地定义为伴随正带电体的移动的电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。另外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。另外，“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。

另外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。另外，例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。

在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，也可以将“位于导电体的顶面的绝缘体”的表述通过将所示的附图的方向旋转180度称为“位于导电体的底面的绝缘体”。

另外，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。

此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。另外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。

注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。

在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”等变换为“信号线”等。反之亦然，有时可以将“信号线”等变换为“电源线”等。另外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”等。反之亦然，有时可以将“信号”等变换为“电位”。

在本说明书等中，半导体的杂质是指构成半导体层的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，有可能在半导体中形成DOS(Density of States：态密度)，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体时，例如有时氢等杂质的混入导致氧缺陷的产生。此外，当半导体是硅层时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。

在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。

电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM：Metal Insulator Metal)二极管、金属-绝缘体-半导体(MIS：Metal Insulator Semiconductor)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。

作为机械开关的一个例子，可以举出像数字微镜装置(DMD；Digital MicromirrorDevice)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。

发明效果

通过本发明的一个方式，可以提供一种新颖滞环比较器。另外，通过本发明的一个方式，可以提供一种功耗得到降低的滞环比较器。另外，通过本发明的一个方式，可以提供一种包括该滞环比较器的新颖半导体装置。另外，通过本发明的一个方式，可以提供一种包括该半导体装置的新颖蓄电装置。

注意，本发明的一个方式的效果不局限于上述效果。上述列举的效果并不妨碍其他效果的存在。另外，其他效果是上面没有提到而将在下面的记载中进行说明的效果。注意，本发明的一个方式至少具有上述列举的效果及/或其他效果中的一个效果。此外，本发明的一个方式实现上述效果及其他效果中的至少一个效果。因此，本发明的一个方式根据情况有时不具有上述效果。

附图简要说明

图1是示出半导体装置的一个例子的方框图。

图2A、图2B、图2C及图2D是示出滞环比较器的一个例子的电路图。

图3是示出滞环比较器的工作例子的时序图。

图4A、图4B、图4C及图4D是示出滞环比较器的一个例子的电路图。

图5是示出滞环比较器的工作例子的时序图。

图6是示出滞环比较器的工作例子的时序图。

图7是示出半导体装置的一个例子的方框图。

图8是说明半导体装置的结构例子的截面示意图。

图9是说明半导体装置的结构例子的截面示意图。

图10A、图10B及图10C是说明晶体管的结构例子的截面示意图。

图11A及图11B是说明晶体管的结构例子的截面示意图。

图12是说明半导体装置的结构例子的截面示意图。

图13A及图13B是说明晶体管的结构例子的截面示意图。

图14是说明半导体装置的结构例子的截面示意图。

图15A、图15B及图15C是示出电容器的结构例子的俯视图及立体图。

图16A、图16B及图16C是示出电容器的结构例子的俯视图及立体图。

图17A、图17B、图17C及图17D是示出半导体晶片及电子构件的一个例子的立体图。

图18A、图18B、图18C及图18D是说明蓄电装置的一个例子的立体图。

图19A、图19B及图19C是说明蓄电装置的一个例子的立体图。

图20A、图20B、图20C、图20D、图20E、图20F、图20G、图20H及图20I是说明产品的一个例子的立体图。

实施发明的方式

在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成包括具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物可以被称为金属氧化物半导体(metal oxide semiconductor)，简称为OS。此外，也可以将OS FET或OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。

此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。

另外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。

另外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。

注意，实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。

另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。

参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图等的附图中，为了明确起见，有时省略部分构成要素的图示。

另外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。

在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。

(实施方式1)

在本实施方式中说明一种半导体装置，该半导体装置当在一个电池中发生过充电或过放电时检测它们并发送检测信号。另外，该半导体装置不仅在一个电池中而且在串列连接有多个电池(单电池)的组电池中也可以同样地检测出各单电池中的一个的过充电或过放电。

对图1所示的能够检测单电池的过充电或过放电的半导体装置进行说明。

半导体装置100包括多个电路CNC及多个滞环比较器HCMP。半导体装置100具有检测出组电池BAT所包括的多个单电池CE中的每一个的过充电或过放电的功能。

多个单电池CE在组电池BAT中串联电连接。

电路CNC的个数例如可以为与组电池BAT所包括的单电池CE相同的个数。另外，滞环比较器HCMP的个数例如可以为与组电池BAT所包括的单电池CE相同的个数。

电路CNC例如包括输入端子CI1、输入端子CI2、输出端子CO1及输出端子CO2。另外，滞环比较器HCMP例如包括输入端子IT、参考电位输入端子RT及输出端子OT。

在多个单电池CE之一中，单电池CE的正极端子与电路CNC的输入端子CI1电连接，单电池CE的负极端子与电路CNC的输入端子CI2电连接。另外，电路CNC的输出端子CO1与滞环比较器HCMP的输入端子IT电连接，电路CNC的输出端子CO2与滞环比较器HCMP的参考电位输入端子RT电连接。

电路CNC例如具有如下功能：取得单电池CE的正极与负极间的电压并将其转换为对应于该电压的数据(例如，电压、电流、电阻值等)；生成输入到滞环比较器HCMP的参考电位输入端子RT的电压；根据滞环比较器HCMP的输出端子OT所输出的电位检测单电池CE的过放电、过充电；等。将在实施方式2中说明电路CNC的详细内容。

滞环比较器HCMP是比较器之一，具有对被输入到输入端子IT的电位和被输入到参考电位输入端子RT的参考电位进行比较而从输出端子OT输出对应于其比较结果的电位的功能。

一般而言，比较器例如在被输入到输入端子的电位高于被输入到参考电位输入端子的参考电位的情况下可以从输出端子输出高电平电位，而在被输入到输入端子的电位低于被输入到参考电位输入端子的参考电位的情况下可以从输出端子输出低电平电位。另外，根据该比较器的电路结构，例如在被输入到输入端子的电位高于被输入到参考电位输入端子的参考电位的情况下可以从输出端子输出低电平电位，被输入到输入端子的电位低于被输入到参考电位输入端子的参考电位的情况下可以从输出端子输出高电平电位。

另外，滞环比较器有时例如包括两个参考电位输入端子。在将电位从十分低变为高而输入到输入端子IT的情况下，作为参考电位使用被输入到一个参考电位输入端子的电位，而在将电位从从十分高变为低而输入到输入端子IT的情况下，作为参考电位使用输入到另一个参考电位输入端子的电位。注意，被输入到一个参考电位输入端子的电位优选高于被输入到另一个参考电位输入端子的电位。

当检测单电池的过充电或过放电时，例如可以使用滞环比较器。

当使用滞环比较器检测单电池的过充电时，将单电池的电压高于电压V1的情况作为过充电状态，作为滞环比较器的高电平侧阈值电压(有时也称为高电平参考电位)设定电压V1且作为滞环比较器的低电平侧阈值电压(有时也称为低电平参考电位)设定所希望的电压V2，即可。此时，作为一个例子，在将电压V1设为4.35V时，电压V2可以为4.0V，更优选为4.1V。在此，当将电压V1设为4.35V，将电压V2设为4.1V且单电池超过4.35V作为过充电电压时，滞环比较器的输出电位从高电平电位迁移到低电平电位(或者从低电平电位迁移到高电平电位)。通过使用另行设置的控制电路等检测该输出电位的迁移(以下有时称为检测信号)，可以将该单电池检测为过充电状态而停止该单电池的充电。然后，当该单电池进行放电而该单电池的电压低于4.1V时，滞环比较器的输出电位从低电平电位迁移到高电平电位(或者从高电平电位迁移到低电平电位)。当该单电池的电压低于4.1V时，该单电池不是过充电状态，由此是能够充电的状态。就是说，通过使用另行设置的控制电路等检测该输出电位的迁移，可以将该单电池检测为能够充电的状态而进行该单电池的充电。

当使用滞环比较器检测单电池的过放电时，将单电池的电压低于电压V2的情况作为过放电状态，作为滞环比较器的低电平侧阈值电压设定电压V2，并且作为滞环比较器的高电平侧阈值电压设定所希望的电压V1，即可。此时，作为一个例子，在将电压V2设为2.5V时，电压V1可以为3.2V，更优选为3.0V。在此，当将电压V1设为3.0V，将电压V2设为2.5V且单电池低于2.5V作为过放电电压时，滞环比较器的输出电位从高电平电位迁移到低电平电位(或者从低电平电位迁移到高电平电位)。通过使用另行设置的控制电路等检测该输出电位的迁移(以下有时称为检测信号)，可以将该单电池检测为过充电状态而停止该单电池的放电。然后，当该单电池进行充电而该单电池的电压超过3.0V时，滞环比较器的输出电位从低电平电位迁移到高电平电位(或者从高电平电位迁移到低电平电位)。当该单电池的电压高于3.0V时，该单电池不是过放电状态，由此是能够放电的状态。就是说，通过使用另行设置的控制电路等检测该输出电位的迁移，可以将该单电池检测为能够放电的状态而进行该单电池的放电。

如上所述，通过对一个单电池设定滞环比较器的高电平侧阈值电压及低电平侧阈值电压而取得滞环比较器的输出端子所输出的检测信号，可以掌握在该单电池中发生不发生过充电或过放电。此外，如上所述那样，优选根据过充电状态和过放电状态中的要检测的一方设定滞环比较器的高电平侧阈值电压及低电平侧阈值电压。

另外，如上所述那样，当使用滞环比较器时需要高电平侧阈值电压及低电平侧阈值电压这两个恒电压。因此，与使用比较器时相比，当使用滞环比较器时需要增加生成恒电压的电路，由此有时电路面积增大，也有时功耗增高。

本发明的一个方式是鉴于上述而出的滞环比较器，滞环比较器的参考电位输入端子为一个而通过输入一个参考电位能够驱动。

<结构例子1>

图2A示出本发明的一个方式的滞环比较器。滞环比较器HCMP1包括比较器CMP1、开关SW1、电容器C1、电容器C2及逻辑电路LC。

比较器CMP1包括+侧输入端子、-侧输入端子及输出端子。注意，在本说明书等中，有时将+侧输入端子换称为第一输入端子和第二输入端子的一方，并且有时将-侧输入端子换称为第一输入端子和第二输入端子的另一方。

输入端子IT与比较器CMP1的+侧输入端子电连接，参考电位输入端子RT与开关SW1的第一端子电连接，输出端子OT与比较器CMP1的输出端子及逻辑电路LC的端子VIT电连接。开关SW1的第二端子与电容器C1的一对导电区域的一方、电容器C2的一对导电区域的一方及比较器CMP1的-侧输入端子电连接。电容器C1的一对导电区域的另一方与布线VGE电连接，电容器C2的一对导电区域的另一方与逻辑电路LC的端子VOT电连接。

在图2A中，将开关SW1的第二端子、电容器C1的一对导电区域的一方、电容器C2的一对导电区域的一方及比较器CMP1的-侧输入端子的电连接点表示为节点ND1(有时称为第一电位保持部)，将电容器C2的一对导电区域的另一方及逻辑电路LC的端子VOT的电连接点表示为节点ND2(有时称为第二电位保持部)。另外，将电容器C1及电容器C2的静电电容值设为0.01fF以上且100pF以下，优选设为0.05fF以上且10pF以下，更优选设为0.1fF以上且1pF以下，即可。

布线VGE例如被用作供应恒电压的布线。尤其是，作为布线VGE所供应的恒电压例如可以为接地电位(GND)。另外，例如，作为除接地电位(GND)外的电位也可以为正电位或负电位等。

逻辑电路LC包括端子VIT及端子VOT。逻辑电路LC具有反相器电路的功能，具体而言，具有向端子VOT输出被输入到端子VIT的信号的反相信号的功能。因此，逻辑电路LC例如也可以包括反相器电路。图2B所示的滞环比较器HCMP2具有图2A的滞环比较器HCMP1所包括的逻辑电路LC包括反相器电路INV的结构。另外，逻辑电路LC例如可以为组合反相器电路、NAND电路、NOR电路、XOR电路等的电路等。

本说明书等中的开关SW1在控制端子被供应高电平电位时成为开启状态，在控制端子被供应低电平电位时成为关闭状态。注意，在图2A中，开关SW1的控制端子与布线SHE电连接。

另外，作为开关SW1例如可以使用模拟开关、晶体管等电开关。另外，作为开关SW1例如可以使用MEMS(Micro Electro Mechanical Systems：微电子机械系统)等机械开关。

在图2C所示的滞环比较器HCMP3中，图2A的滞环比较器HCMP1所包括的开关SW1被转换为晶体管TrS1。晶体管TrS1例如可以为OS晶体管或者在沟道形成区域中包含硅的晶体管(以下称为Si晶体管)。作为硅例如可以使用单晶硅、非晶硅(氢化非晶硅)、微晶硅或多晶硅等。另外，作为OS晶体管、Si晶体管以外的晶体管，例如可以使用化合物半导体作为活性层的晶体管、碳纳米管作为活性层的晶体管、有机半导体作为活性层的晶体管等。

尤其是，因为晶体管TrS1保持储存在电容器C1及电容器C2中的电荷，所以晶体管TrS1的关态电流优选低。因此，晶体管TrS1优选为OS晶体管。尤其是，当作为晶体管TrS1使用OS晶体管时，OS晶体管尤其更优选采用实施方式3所记载的晶体管的结构。

例如，OS晶体管中的沟道形成区域所包含的金属氧化物更优选为包含铟、元素M(作为元素M可以举出铝、镓、钇、锡等)和锌中的一个的氧化物。此外，在沟道形成区域中包含该金属氧化物的OS晶体管的每沟道宽度1μm的关态电流可以为10aA(1×10

另外，图2C的滞环比较器HCMP3所包括的晶体管TrS1为n沟道型晶体管，但也可以为p沟道型晶体管。

另外，滞环比较器HCMP3所包括的晶体管TrS1为单栅结构的晶体管，但晶体管TrS1也可以为多栅结构的n沟道型晶体管。图2D所示的滞环比较器HCMP4中的晶体管TrS1为多栅结构的n沟道型晶体管并包括第一栅极及第二栅极。注意，在本说明书等中，为了方便起见，例如将第一栅极记为栅极(有时记为前栅极)，将第二栅极记为背栅极来进行区分，但是第一栅极和第二栅极可以相互调换。因此，在本说明书等中，“栅极”可以记为“背栅极”。同样地，“背栅极”可以记为“栅极”。具体而言，“栅极与第一布线电连接且背栅极与第二布线电连接”的连接结构可以调换为“背栅极与第一布线电连接且栅极与第二布线电连接”的连接结构。

另外，本发明的一个方式的滞环比较器不取决于晶体管的背栅极的连接结构。在图2D所示的晶体管TrS1中示出背栅极而不示出该背栅极的连接关系，但是可以在进行设计时决定该背栅极的电连接点。例如，在包括背栅极的晶体管中，为了提高该晶体管的通态电流，可以使栅极与背栅极电连接。换言之，例如，也可以使晶体管TrS1的栅极与背栅极电连接。另外，例如，在包括背栅极的晶体管中，为了使该晶体管的阈值电压改变或降低该晶体管的关态电流，设置与外部电路等电连接的布线而通过该外部电路等对晶体管的背栅极供应电位。除了图2D以外，说明书中的其他部分所记载的其他晶体管或其他附图表示的其他晶体管也是同样的。

在图2D的滞环比较器HCMP4中，作为包括背栅极的晶体管TrS1例如可以使用上述OS晶体管。

另外，当图2A所示的比较器CMP1及/或逻辑电路LC包括晶体管时，该晶体管优选为OS晶体管。也就是说，比较器CMP1及/或逻辑电路LC也可以为由OS晶体管构成的单极性电路。另外，比较器CMP1及/或逻辑电路LC所包括的OS晶体管也可以为多栅结构的晶体管、包括背栅极的晶体管等。

关于OS晶体管的半导体层的金属氧化物，可以使用包含铟的金属氧化物(例如，In氧化物)或包含锌的金属氧化物(例如，Zn氧化物)制造n型半导体，但是从迁移度及可靠性的观点来看，有时难以制造p型半导体。因此，当比较器CMP1及/或逻辑电路LC为CMOS电路时，比较器CMP1及/或逻辑电路LC所包括的n沟道型晶体管例如也可以为OS晶体管，p沟道型晶体管例如也可以为Si晶体管。

另外，作为在本说明书等中记载的晶体管可以使用各种结构的晶体管。因此，对使用的晶体管的种类没有限制。作为晶体管的一个例子，可以使用Si晶体管(具有单晶硅的晶体管或者具有以非晶硅、多晶硅、微晶(也称为微结晶、纳米晶、半非晶(semi-amorphous))硅等为代表的非单晶半导体膜的晶体管等)。或者，可以使用使晶体管所包含的半导体薄膜化的薄膜晶体管(TFT)等。TFT的使用有各种优点。例如，由于与制造单晶硅的情况相比可以以低温度制造，所以可以实现制造成本的降低或制造装置的大型化。由于可以增大制造装置，所以可以在大型衬底上制造。因此，由于可以同时制造多个显示装置，所以可以以低成本制造。或者，由于制造温度低，所以可以使用耐热性低的衬底。因此，可以在具有透光性的衬底上制造晶体管。或者，可以通过使用形成在具有透光性的衬底上的晶体管来控制显示元件的透光。或者，因为晶体管的厚度较薄，所以形成晶体管的膜的一部分能够透光。因此，可以提高开口率。

作为晶体管的一个例子，可以使用包括化合物半导体(例如，Ge、ZnSe、CdS、GaAS、InP、GaN、SiGe等)或氧化物半导体(例如，Zn-O、In-Ga-Zn-O、In-Zn-O、In-Sn-O(ITO)、Sn-O、Ti-O、Al-Zn-Sn-O(AZTO)、In-Sn-Zn-O等)等的晶体管。或者，可以使用使上述化合物半导体或上述氧化物半导体薄膜化的薄膜晶体管等。由此，可以降低制造温度，所以例如可以在室温下制造晶体管。其结果是，可以在塑料衬底或薄膜衬底等耐热性低的衬底上直接形成晶体管。此外，不仅可以将这些化合物半导体或氧化物半导体用于晶体管的沟道部分，而且还可以用作其它用途。例如，可以将这些化合物半导体或氧化物半导体用作布线、电阻器、像素电极或具有透光性的电极等。因为可以与晶体管同时沉积或形成上述半导体，所以可以降低成本。

作为晶体管的一个例子，可以使用通过喷墨法或印刷法形成的晶体管等。因此，可以以室温制造、以低真空度制造或在大型衬底上制造。因此，即使不使用掩模(掩模版(reticle))也可以进行制造，所以可以容易地改变晶体管的布局。或者，因为可以以不使用抗蚀剂的方式进行制造，所以可以减少材料费，并减少工序数。或者，因为可以只在需要的部分上形成膜，所以与在整个面上形成膜之后进行蚀刻的制造方法相比成本较低且不浪费材料。

作为晶体管的一个例子，可以使用具有有机半导体或碳纳米管的晶体管等。由此，可以在能够弯曲的衬底上形成晶体管。使用具有有机半导体或碳纳米管的晶体管的装置能抗冲击。

另外，作为晶体管的一个例子，可以使用包括被用作半导体的层状物质的晶体管。在本说明书等中，层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质在每单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。作为层状物质，有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。

另外，作为晶体管的一个例子，可以使用被用作半导体的过渡金属硫族化物。作为过渡金属硫族化物的具体例子，可以举出硫化钼(典型的是MoS

作为晶体管还可以使用其他各种结构的晶体管。例如，作为晶体管，可以使用MOS型晶体管、接合型晶体管、双极晶体管等。通过作为晶体管使用MOS型晶体管，可以减小晶体管尺寸。因此，可以安装多个晶体管。通过作为晶体管使用双极晶体管，可以使较大的电流流过。因此，可以使电路高速地工作。注意，也可以将MOS型晶体管及双极晶体管混在一起形成在一个衬底上。由此，可以实现低功耗、小型化、高速工作等。

另外，作为晶体管的一个例子，例如也可以采用活性层上下配置有栅电极的结构的晶体管。通过采用活性层上下配置有栅电极的结构，多个晶体管并联连接。因此，沟道形成区域增加，所以可以增大电流值。或者，通过采用活性层上下配置有栅电极的结构，容易产生耗尽层，因此可以改善S值。

另外，作为晶体管的一个例子，也可以采用将栅电极配置在活性层上的结构、将栅电极配置在活性层下的结构、交错结构、反交错结构、将沟道区域分割成多个区域的结构、并联连接活性层的结构或者串联连接活性层的结构等。或者，作为晶体管，可以使用平面型、FIN(鳍)型、TRI-GATE(三栅)型、顶栅型、底栅型、双栅型(沟道上下配置有栅极)等各种结构的晶体管。

另外，作为晶体管的一个例子，还可以采用活性层(或其一部分)与源电极或漏电极重叠的结构。通过采用活性层(或其一部分)与源电极或漏电极重叠的结构，可以防止因电荷积累于活性层的一部分而导致的工作不稳定。

另外，作为晶体管的一个例子，可以采用设置有LDD区域的结构。通过设置LDD区域，可以降低关态电流或者提高晶体管的耐压性(提高可靠性)。或者，通过设置LDD区域，当晶体管在饱和区域中工作时，即便漏极和源极之间的电压发生变化，漏电流的变化也不太大，从而可以得到倾斜角平坦的电压-电流特性。

例如，在本说明书等中，可以使用各种衬底形成晶体管。对衬底的种类没有特别的限制。作为该衬底的一个例子，可以举出半导体衬底(例如，单晶衬底或硅衬底)、SOI衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的一个例子，可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等，可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。或者，作为一个例子，可以举出丙烯酸树脂等合成树脂等。或者，作为一个例子，可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作为一个例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜或纸类等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，能够制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。

另外，作为衬底也可以使用柔性衬底，在该柔性衬底上直接形成晶体管。或者，也可以在衬底与晶体管之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底分离并转置到其他衬底上的情况。此时，也可以将晶体管转置到耐热性低的衬底或柔性衬底上。另外，作为上述剥离层，例如可以使用钨膜与氧化硅膜的无机膜的叠层结构或衬底上形成有聚酰亚胺等有机树脂膜的结构等。

就是说，也可以使用一个衬底形成晶体管，然后将该晶体管转置到另一个衬底上。作为转置晶体管的衬底的一个例子，除了上述可以形成晶体管的衬底之外，还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底或橡胶衬底等。通过使用上述衬底，可以实现特性良好的晶体管、功耗低的晶体管、不易损坏的装置、耐热性的提高、轻量化或薄型化。

另外，可以在相同的衬底(例如，玻璃衬底、塑料衬底、单晶衬底或SOI衬底等)上形成为了实现指定的功能所需要的所有电路。如此，可以通过减少部件数量降低成本，或者可以通过减少与电路部件之间的连接数量提高可靠性。

注意，也可以将为了实现指定的功能所需要的所有电路不形成在相同的衬底上。换言之，也可以将为了实现指定的功能所需要的电路的一部分形成在某个衬底上，并且将为了实现指定的功能所需要的电路的另一部分形成在另一衬底上。例如，也可以将为了实现指定的功能所需要的电路的一部分形成在玻璃衬底上，并且将为了实现指定的功能所需要的电路的另一部分形成在单晶衬底(或SOI衬底)上。并且，也可以通过COG(Chip OnGlass：玻璃覆晶封装)将形成为了实现指定的功能所需要的电路的另一部分的单晶衬底(也称为IC芯片)连接到玻璃衬底，从而在玻璃衬底上配置该IC芯片。或者，也可以使用TAB(Tape Automated Bonding：卷带自动结合)、COF(Chip On Film：薄膜上芯片)、SMT(Surface Mount Technology：表面贴装技术)或印刷电路板等使该IC芯片和玻璃衬底连接。如此，通过使电路的一部分与像素部形成在同一衬底上，可以通过减少部件数量降低成本，或者可以通过减少与电路部件之间的连接数量提高可靠性。尤其是，在很多情况下，驱动电压高的部分的电路或者驱动频率高的部分的电路等的功耗高。于是，将该电路与像素部形成在不同的衬底(例如，单晶衬底)上，以构成IC芯片。通过使用该IC芯片，可以防止功耗的增高。

<工作例子1>

接着，说明图2A的滞环比较器HCMP1的工作例子。注意，关于图2B至图2D的滞环比较器参照图2A的滞环比较器的工作例子的说明。

图3是示出时刻T1至时刻T10的期间及其附近的被输入到输入端子IT的电压、被输入到参考电位输入端子RT的电压、输出端子OT所输出的电压、被输入到布线SHE的电压以及节点ND1及节点ND2的各电位的变动的时序图。注意，在图3中记载的“high”表示高电平电位，“low”表示低电平电位。

在图3的时序图中，在时刻T1至时刻T2的期间，输入端子IT及参考电位输入端子RT被输入V

另外，在时刻T1至时刻T3的期间，将输出端子OT所输出的电压设为不定。由此，节点ND2的电位也为不定的。另外，在图3的时序图中，以阴影表示时刻T1之前及时刻T1至时刻T3的期间的输出端子OT及节点ND2的各电位。

另外，在时刻T1至时刻T2的期间，布线SHE被输入低电平电位。由此，开关SW1的控制端子被输入低电平电位而开关SW1成为关闭状态。开关SW1成为关闭状态而参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为非导通状态，由此在时刻T1至时刻T2的期间，被输入到参考电位输入端子RT的电位不被输入到比较器CMP1的-侧输入端子(节点ND1)。

在时刻T2至时刻T3的期间，参考电位输入端子RT被输入电压V

在时刻T3至时刻T4的期间，布线SHE被输入高电平电位。由此，开关SW1的控制端子被输入高电平电位而开关SW1成为开启状态。开关SW1成为开启状态而参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为导通状态，由此比较器CMP1的-侧输入端子(节点ND1)的电位成为V

此时，比较器CMP1的+侧输入端子被输入V

在时刻T4至时刻T5的期间，布线SHE被输入低电平电位。由此，开关SW1的控制端子被输入低电平电位而开关SW1成为关闭状态。开关SW1成为关闭状态，由此参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为非导通状态。并且，电源电位没有从比较器CMP1的内侧供应到-侧输入端子(节点ND1)，由此节点ND1成为电浮动状态。因此，比较器CMP1的-侧输入端子(节点ND1)的电位V

在时刻T5至时刻T6的期间，参考电位输入端子RT被输入电压V

另外，在时刻T6至时刻T8的期间，输入端子IT所输入的电位从V

当在时刻T7输入端子IT所输入的电位到达V

另外，逻辑电路LC的端子VIT被输入高电平电位，由此从逻辑电路LC的端子VOT输出低电平电位。因此，电容器C2的一对导电区域的另一方(节点ND2)的电位成为低电平电位。由于节点ND1处于电浮动状态，而此时比较器CMP1的-侧输入端子(节点ND1)的电位根据电容器C2的一对导电区域的另一方(节点ND2)的电位的变动量和电容器C1及电容器C2各自的静电电容值变化。在本工作例子中，由此比较器CMP1的-侧输入端子(节点ND1)的电位从V

具体而言，在将时刻T3至时刻T7的期间的电容器C2的一对导电区域的另一方(节点ND2)的高电平电位记为V

[算式1]

在时刻T8至时刻T10的期间，输入端子IT所输入的电位从V

当在时刻T9输入端子IT所输入的电位降低到V

另外，逻辑电路LC的端子VIT被输入低电平电位，由此从逻辑电路LC的端子VOT输出高电平电位。因此，电容器C2的一对导电区域的另一方(节点ND2)的电位成为高电平电位。由于节点ND1处于电浮动状态，而此时根据电容器C2的一对导电区域的另一方(节点ND2)的电位的变动量和电容器C1、C2各自的静电电容值比较器CMP1的-侧输入端子(节点ND1)的电位变化。另外，时刻T9至时刻T10的期间的电容器C2的一对导电区域的另一方(节点ND2)的电位是与时刻T6至时刻T7的期间的电容器C2的一对导电区域的另一方(节点ND2)的电位相同的高电平电位，由此在时刻T9至时刻T10的期间，比较器CMP1的-侧输入端子(节点ND1)的电位成为V

如上所述的工作例子那样，通过构成图2A所示的电路，可以实现滞环宽度为V

另外，通过在滞环比较器HCMP1的设计阶段中决定电容器C1及电容器C2各自的静电电容值C

<结构例子2>

本发明的一个方式不局限于图2A至图2D所示的滞环比较器HCMP1至滞环比较器HCMP4。根据情况也可以改变滞环比较器HCMP1至滞环比较器HCMP4中的任一个的结构。

例如，在图2A的滞环比较器HCMP1中，逻辑电路LC也可以包括NAND电路。例如，在图4A所示的滞环比较器HCMP5中，图2A的滞环比较器HCMP1中的端子VIT为NAND电路LCNA的第一输入端子，端子VOT为NAND电路LCNA的输出端子。此外，NAND电路LCNA的第二输入端子与布线EN电连接。

布线EN例如被用作供应高电平电位或低电平电位的布线。

<工作例子2>

对图4A的滞环比较器HCMP5的工作例子进行说明。

图5是示出时刻T11至时刻T20的期间及其附近的被输入到输入端子IT的电压、被输入到参考电位输入端子RT的电压、输出端子OT所输出的电压、被输入到布线SHE的电压、被输入到布线EN的电压以及节点ND1及节点ND2的各电位的变动的时序图。注意，在图5中记载的“high”表示高电平电位，“low”表示低电平电位。

在图5的时序图中，在时刻T11至时刻T12的期间输入端子IT及参考电位输入端子RT被输入V

一般而言，在NAND电路中，向第一端子和第二端子的一方输入低电平电位而从输出端子输出高电平电位。在时刻T11至时刻T12的期间，因为布线EN被输入低电平电位，所以向NAND电路LCNA的第二端子输入低电平电位而从NAND电路LCNA的输出端子输出高电平电位。

注意，虽然输出端子OT与NAND电路LCNA的第一端子电连接，但是因为NAND电路LCNA的第二端子被输入低电平电位，所以NAND电路LCNA的输出端子所输出的电压不依靠被输入到NAND电路LCNA的第一端子的电压。在本工作例子中，在时刻T11至时刻T13的期间，将输出端子OT所输出的电压设为不定，在图5的时序图中以阴影表示输出端子OT的电位。

另外，在时刻T11至时刻T12的期间，布线SHE被输入低电平电位。由此，开关SW1的控制端子被输入低电平电位而开关SW1成为关闭状态。开关SW1成为关闭状态而参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为非导通状态，由此在时刻T11至时刻T12的期间，被输入到参考电位输入端子RT的电位不被输入到比较器CMP1的-侧输入端子(节点ND1)。

在时刻T12至时刻T13的期间，参考电位输入端子RT被输入电压V

在时刻T13至时刻T14的期间，布线SHE被输入高电平电位。由此，开关SW1的控制端子被输入高电平电位而开关SW1成为开启状态。开关SW1成为开启状态而参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为导通状态，由此比较器CMP1的-侧输入端子(节点ND1)的电位成为V

此时，比较器CMP1的+侧输入端子被输入V

在时刻T14至时刻T15的期间，布线SHE被输入低电平电位。由此，开关SW1的控制端子被输入低电平电位而开关SW1成为关闭状态。开关SW1成为关闭状态，由此参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为非导通状态。并且，电源电位没有从比较器CMP1的内侧供应到-侧输入端子(节点ND1)，由此节点ND1成为电浮动状态。因此，比较器CMP1的-侧输入端子(节点ND1)的电位V

在时刻T15至时刻T16的期间，参考电位输入端子RT被输入电压V

另外，在时刻T15至时刻T16的期间，布线EN被输入高电平电位。另外，NAND电路LCNA的第一端子被输入低电平电位，由此从时刻T15之前NAND电路LCNA的输出端子继续输出高电平电位。

另外，在时刻T16至时刻T18的期间，输入端子IT所输入的电位从V

当在时刻T17输入端子IT所输入的电位到达V

另外，NAND电路LCNA的第一端子被输入高电平电位。在时刻T17至时刻T18的期间，NAND电路LCNA的第二端子被输入高电平电位，由此从NAND电路LCNA的输出端子输出低电平电位。因此，电容器C2的一对导电区域的另一方(节点ND2)的电位成为低电平电位。由于节点ND1处于电浮动状态，而此时根据电容器C2的一对导电区域的另一方(节点ND2)的电位的变动量和电容器C1及电容器C2各自的静电电容值比较器CMP1的-侧输入端子(节点ND1)的电位变化。在本工作例子中，与工作例子1同样，比较器CMP1的-侧输入端子(节点ND1)的电位从V

注意，V

在时刻T18至时刻T20的期间，输入端子IT所输入的电位从V

当在时刻T19输入端子IT所输入的电位降低到V

另外，NAND电路LCNA的第二端子被输入高电平电位，由此从NAND电路LCNA的输出端子输出高电平电位。因此，电容器C2的一对导电区域的另一方(节点ND2)的电位成为高电平电位。由于节点ND1处于电浮动状态，而此时根据电容器C2的一对导电区域的另一方(节点ND2)的电位的变动量和电容器C1及电容器C2各自的静电电容值比较器CMP1的-侧输入端子(节点ND1)的电位变化。另外，时刻T19至时刻T20的期间的电容器C2的一对导电区域的另一方(节点ND2)的电位是与时刻T16至时刻T17的期间的电容器C2的一对导电区域的另一方(节点ND2)的电位相同的高电平电位，由此在时刻T19至时刻T20的期间，比较器CMP1的-侧输入端子(节点ND1)的电位成为V

如上所述的工作例子那样，通过构成图4A所示的电路，也可以实现滞环宽度为V

<结构例子3>

在此，说明具有与图2B至图2D及图4A不同的其他结构的滞环比较器。

图4B的滞环比较器HCMP6是具有与图2B至图2D及图4A不同的结构的滞环比较器，该滞环比较器HCMP6具有图2A的滞环比较器HCMP1中的逻辑电路LC包括NOR电路的结构。端子VIT为NOR电路LCNO的第一输入端子，并且端子VOT为NOR电路LCNO的输出端子。此外，NOR电路LCNO的第二输入端子与布线EN电连接。

注意，布线EN参照在结构例子2中说明的布线EN的记载。

<工作例子3>

说明图4B的滞环比较器HCMP6的工作例子。

图6是示出时刻T21至时刻T30的期间及其附近的被输入到输入端子IT的电压、被输入到参考电位输入端子RT的电压、输出端子OT所输出的电压、被输入到布线SHE的电压、被输入到布线EN的电压以及节点ND1及ND2的各电位的变动的时序图。注意，在图6中记载的“high”表示高电平电位，“low”表示低电平电位。

在图6的时序图中，在时刻T21至时刻T22的期间输入端子IT被输入V

一般而言，在NOR电路中，向第一端子和第二端子的一方输入高电平电位而从输出端子输出低电平电位。在时刻T21至时刻T22的期间，因为布线EN被输入高电平电位，所以向NOR电路LCNO的第二端子输入高电平电位而从NOR电路LCNO的输出端子输出低电平电位。

注意，虽然输出端子OT与NOR电路LCNO的第一端子电连接，但是因为NOR电路LCNO的第二端子被输入低电平电位，所以NOR电路LCNO的输出端子所输出的电压不依靠被输入到NOR电路LCNO的第一端子的电压。在本工作例子中，在时刻T21至时刻T23的期间，将输出端子OT所输出的电压设为不定，在图6的时序图中以阴影表示输出端子OT的电位。

另外，在时刻T21至时刻T22的期间，布线SHE被输入低电平电位。由此，开关SW1的控制端子被输入低电平电位而开关SW1成为关闭状态。开关SW1成为关闭状态而参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为非导通状态，由此在时刻T21至时刻T22的期间，被输入到参考电位输入端子RT的电位不被输入到比较器CMP1的-侧输入端子(节点ND1)。

在时刻T22至时刻T23的期间，参考电位输入端子RT被输入电压V

在时刻T23至时刻T24的期间，布线SHE被输入高电平电位。由此，开关SW1的控制端子被输入高电平电位而开关SW1成为开启状态。开关SW1成为开启状态而参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为导通状态，由此比较器CMP1的-侧输入端子(节点ND1)的电位成为V

此时，比较器CMP1的+侧输入端子被输入V

在时刻T24至时刻T25的期间，布线SHE被输入低电平电位。由此，开关SW1的控制端子被输入低电平电位而开关SW1成为关闭状态。开关SW1成为关闭状态，由此参考电位输入端子RT与比较器CMP1的-侧输入端子之间成为非导通状态。并且，电源电位没有从比较器CMP1的内侧供应到-侧输入端子(节点ND1)，由此节点ND1成为电浮动状态。因此，比较器CMP1的-侧输入端子(节点ND1)的电位V

在时刻T25至时刻T26的期间，参考电位输入端子RT被输入电压V

另外，在时刻T25至时刻T26的期间，布线EN被输入低电平电位。另外，NOR电路LCNO的第一端子被输入高电平电位，而从时刻T25之前NAND电路LCNA的输出端子继续输出低电平电位。

另外，在时刻T26至时刻T28的期间，输入端子IT所输出的电位从V

当在时刻T27输入端子IT所输入的电位降低到V

另外，NOR电路LCNO的第一端子被输入低电平电位。在时刻T27至时刻T28的期间，NOR电路LCNO的第二端子被输入低电平电位，由此从NOR电路LCNO的输出端子输出高电平电位。因此，电容器C2的一对导电区域的另一方(节点ND2)的电位成为高电平电位。由于节点ND1处于电浮动状态，而此时根据电容器C2的一对导电区域的另一方(节点ND2)的电位的变动量和电容器C1及电容器C2各自的静电电容值比较器CMP1的-侧输入端子(节点ND1)的电位变化。在本工作例子中，比较器CMP1的-侧输入端子(节点ND1)的电位从V

具体而言，在将时刻T23至时刻T27的期间的电容器C2的一对导电区域的另一方(节点ND2)的低电平电位记为V

[算式2]

在时刻T28至时刻T30的期间，输入端子IT所输入的电位从V

当在时刻T29输入端子IT所输入的电位到达V

另外，NOR电路LCNO的第二端子被输入低电平电位，由此从NOR电路LCNO的输出端子输出高电平电位。因此，电容器C2的一对导电区域的另一方(节点ND2)的电位成为低电平电位。由于节点ND1处于电浮动状态，而此时根据电容器C2的第二端子(节点ND2)的电位的变动量和电容器C1、C2各自的静电电容值比较器CMP1的-侧输入端子(节点ND1)的电位变化。另外，时刻T29至时刻T30的期间的电容器C2的一对导电区域的另一方(节点ND2)的电位是与时刻T26至时刻T27的期间的电容器C2的一对导电区域的另一方(节点ND2)的电位相同的高电平电位，由此在时刻T29至时刻T30的期间，比较器CMP1的-侧输入端子(节点ND1)的电位成为V

如上所述的工作例子那样，通过构成图4B所示的电路，也可以实现滞环宽度为V

<结构例子4>

在上述结构例子1至结构例子3所示的滞环比较器HCMP1至滞环比较器HCMP6中，+侧输入端子与输入端子IT电连接且-侧输入端子通过开关SW1与参考电位输入端子RT电连接，但本发明的一个方式不局限于此。例如，本发明的一个方式的滞环比较器也可以如图4C所示的滞环比较器HCMP7那样地具有比较器CMP1的+侧输入端子通过开关SW1与参考电位输入端子RT电连接且比较器CMP1的-侧输入端子与输入端子IT电连接的结构。

另外，滞环比较器HCMP1至滞环比较器HCMP7具有从输出端子OT输出对应于被输入到输入端子IT的电位及节点ND1的电位的电位的结构，但本发明的一个方式不局限于此。例如，本发明的一个方式的滞环比较器也可以如图4D所示的滞环比较器HCMP8那样地另行设置有与逻辑电路LC的端子VOT电连接的输出端子OTB作为输出端子。另外，图4D的滞环比较器HCMP8包括输出端子OT及输出端子OTB这两个端子，但本发明的一个方式的滞环比较器也可以仅包括输出端子OTB作为输出端子。

如上所述那样，可以构成滞环比较器HCMP1至滞环比较器HCMP8中的任一个。另外，滞环比较器HCMP1至滞环比较器HCMP8可以用于具有检测单电池CE的过充电或过放电的功能的半导体装置。另外，该半导体装置有时可以检测组电池BAT所包括的串联电连接的多个单电池CE各自的过充电或过放电。另外，在现有的滞环比较器的工作中，作为参考电位需要高电平侧阈值电压和低电平侧阈值电压这两个恒电压，但滞环比较器HCMP1至滞环比较器HCMP8可以通过将一个恒电压输入到参考电位输入端子来工作。也就是说，当驱动滞环比较器HCMP1至滞环比较器HCMP8时作为参考电位只要供应一个恒电压就可，由此可以减小参考电位的生成所需的电压生成电路的面积。另外，滞环比较器HCMP1至滞环比较器HCMP8的电路面积可以小于现有的滞环比较器，并且可以降低功耗。

注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。

(实施方式2)

在本实施方式中，说明半导体装置100所包括的电路CNC的具体例子。

图7示出电路CNC的结构例子。此外，图7除了电路CNC以外还示出可以使用在实施方式1中说明的滞环比较器HCMP1至滞环比较器HCMP8的滞环比较器HCMP以及单电池CE。另外，图7示出电路CADC作为具有控制单电池CE的放电及/或充电工作的功能的电路。

如实施方式1所说明，滞环比较器HCMP包括输入端子IT、参考电位输入端子RT及输出端子OT。并且，滞环比较器HCMP包括控制端子SH。控制端子SH是在实施方式1所说明的滞环比较器HCMP1至滞环比较器HCMP8的每一个中与布线SHE电连接的端子。

电路CNC包括控制电路CTL、电路CNV及电路RPG。

控制电路CTL与电路CNV、电路RPG、滞环比较器HCMP的控制端子SH及输出端子OT电连接。另外，当作为滞环比较器HCMP采用滞环比较器HCMP8时，控制电路CTL也可以与输出端子OTB电连接。

电路CNC的输入端子CI1与电路CNV及电路RPG电连接。另外，电路CNC的输入端子CI2与电路CNV及电路RPG电连接。另外，如实施方式1所说明，电路CNC的输入端子CI1与单电池CE的正极端子电连接，电路CNC的输入端子CI2与单电池CE的负极端子电连接。换言之，电路CNV及电路RPG分别被输入单电池CE的正极端子的电位及负极端子的电位。

电路CNV与电路CNC的输出端子CO1电连接，电路RPG与电路CNC的输出端子CO2电连接。另外，如实施方式1所说明，电路CNC的输出端子CO1与滞环比较器HCMP的输入端子IT电连接，电路CNC的输出端子CO2与滞环比较器HCMP的参考电位输入端子RT电连接。换言之，电路CNV与滞环比较器HCMP的输入端子IT电连接，电路RPG与滞环比较器HCMP的参考电位输入端子RT电连接。

电路CNV具有根据被输入到电路CNV的单电池CE的正极端子的电位和负极端子的电位生成输入到滞环比较器HCMP的输入端子IT的输入电压的功能。作为电路CNV，例如可以使用分压电路、模拟-数字转换电路(ADC)、数字-模拟转换电路(DAC)、电位电平转换电路等转换电路。另外，电路CNV也可以具有保持所生成的输入电压的功能。

电路RPG是具有生成输入到滞环比较器HCMP的参考电位输入端子RT的参考电位的功能的电路。例如，电路RPG可以根据被输入到电路RPG的单电池CE的正极端子的电位及负极端子的电位生成该参考电位。换言之，电路RPG可以生成对应于单电池CE的参考电位而将该参考电位输入到滞环比较器HCMP的参考电位输入端子。另外，电路RPG也可以具有保持所生成的参考电位的功能。

控制电路CTL具有取得从滞环比较器HCMP的输出端子OT输出的电位的变化并检测单电池CE的过放电或过充电的功能。另外，当控制电路CTL检测单电池CE的过放电时，控制电路CTL也可以具有向控制单电池CE的放电的电路CADC发送用来停止放电工作的规定信号的功能。另外，当控制电路CTL检测单电池CE的过充电时，控制电路CTL也可以具有向控制单电池CE的充电的电路CADC发送用来停止充电工作的规定信号的功能。

另外，控制电路CTL也可以具有控制滞环比较器HCMP、电路CNV及电路RPG的功能。具体而言，例如，控制电路CTL可以向滞环比较器HCMP的控制端子SH供应高电平电位或低电平电位而使滞环比较器HCMP所包括的开关SW1(晶体管TrS1)成为开启状态或关闭状态。另外，例如，当暂时停止半导体装置100时，控制电路CTL可以向电路CNV及电路RPG发送规定信号来停止向电路CNV及电路RPG的电源电压的供应。另外，例如，当电路CNV具有保持所生成的输入电压的功能时，控制电路CTL也可以具有向电路CNV发送用来保持该输入电压的控制信号的功能。另外，例如，当电路RPG具有保持所生成的参考电位的功能时，控制电路CTL也可以具有向电路RPG发送用来保持该参考电位的控制信号的功能。

通过使半导体装置100的电路CNC具有图7所示的电路CNC的结构，半导体装置100可以使用基于单电池CE的正极端子的电位和负极端子的电位的参考电位检测单电池CE的过充电状态或过放电状态。

注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。

(实施方式3)

在本实施方式中，对在上述实施方式中说明的半导体装置的结构例子及能够应用于该半导体装置的晶体管的结构例子进行说明。

<半导体装置的结构例子>

图8所示的半导体装置包括晶体管300、晶体管500及电容器600。图10A是晶体管500的沟道长度方向上的截面图，图10B是晶体管500的沟道宽度方向上的截面图，图10C是晶体管300的沟道宽度方向上的截面图。

晶体管500是在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。由于晶体管500的关态电流小，所以通过将该晶体管用作半导体装置例如滞环比较器的晶体管TrS1等，可以长期间保持写入内容。换言之，刷新工作的频率低或者不需要刷新工作，所以可以降低半导体装置的功耗。

在本实施方式中说明的半导体装置如图8所示包括晶体管300、晶体管500、电容器600。晶体管500设置在晶体管300的上方，电容器600设置在晶体管300及晶体管500的上方。注意，电容器600可以为上述实施方式所说明的滞环比较器HCMP、滞环比较器HCMP1至滞环比较器HCMP8中的电容器C1、电容器C2等。

晶体管300设置在衬底311上，并包括：由导电体316、绝缘体315、衬底311的一部分构成的半导体区域313；以及被用作源区域和漏区域的低电阻区域314a及低电阻区域314b。注意，晶体管300例如可以用作包括在上述实施方式所说明的比较器CMP1中的晶体管。

作为衬底311，优选使用半导体衬底(例如单晶衬底或硅衬底)。

如图10C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，实效上的沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关闭特性。

另外，晶体管300可以为p沟道型晶体管或n沟道型晶体管。

半导体区域313的沟道形成区域、其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。

在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。

作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。

此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。

注意，图8所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当在半导体装置中使用只有OS晶体管的单极性电路时，如图9所示，作为晶体管300的结构采用与使用氧化物半导体的晶体管500同样的结构即可。在后面说明晶体管500的结构。

以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。

作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。

注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，“氧氮化铝”是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。

绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。

作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。

作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。

氢的脱离量例如可以利用热脱附谱分析法(TDS)等分析。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×10

注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。

此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一附图标记表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。

作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。

另外，也可以在绝缘体326及导电体330上形成布线层。例如，在图8中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。

此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。

注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。

此外，也可以在绝缘体354及导电体356上形成布线层。例如，在图8中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。

此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。

此外，也可以在绝缘体364及导电体366上形成布线层。例如，在图8中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。

此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。

此外，也可以在绝缘体374及导电体376上形成布线层。例如，在图8中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。

此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。

在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。

绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的一个，优选使用对氧或氢具有阻挡性的物质。

例如，作为绝缘体510及绝缘体514，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。

作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。

例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。

尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。

例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过作为上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。

此外，绝缘体510、绝缘体512、绝缘体514及绝缘体516中例如埋入有导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容器600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。

尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。

绝缘体516的上方设置有晶体管500。

如图10A和图10B所示，晶体管500包括：埋入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口的底面及侧面上的氧化物530c；配置在氧化物530c的形成面的绝缘体550；以及配置在绝缘体550的形成面上的导电体560。

另外，如图10A和图10B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置绝缘体544。此外，如图10A和图10B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及埋入在导电体560a的内侧的导电体560b。此外，如图10A和图10B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。

注意，下面有时将氧化物530a、氧化物530b及氧化物530c总称为氧化物530。

在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图8、图10A所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。

在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。

再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。

导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0V且可以减小关态电流。因此，与不对导电体503供应负电位时相比，在对导电体503供应负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。

导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。

另外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。

在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。

例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。

另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体505。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。

绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。

在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧缺陷，从而可以提高晶体管500的可靠性。

具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×10

另外，也可以将具有上述过剩氧区域的绝缘体与氧化物530接触而进行加热处理、微波处理和RF处理中的一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生V

另外，上述微波处理例如优选使用具有产生高密度等离子体的功率的装置或对衬底一侧施加RF的功率的装置。例如，通过使用包含氧的气体且使用高密度等离子体，可以产生高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体产生的氧自由基有效地导入到氧化物530或氧化物530附近的绝缘体中。另外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上即可。另外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(O

另外，在晶体管500的制造工序中，优选以氧化物530的表面露出的状态进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。因此，可以对氧化物530供应氧而可以减少氧缺陷(V

另外，通过对氧化物530进行加氧化处理，可以将氧化物530中的氧缺陷由所供应的氧填补，换言之，可以促进“V

当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。

当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。另外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。

作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO

尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。

或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。

绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。

在图10A及图10B的晶体管500中，作为由三层叠层结构构成的第二栅极绝缘膜使用绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。

在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，能够应用于氧化物530的In-M-Zn氧化物优选为CAAC-OS(C-Axis AlignedCrystalline Oxide Semiconductor)或CAC-OS(Cloud-Aligned Composite OxideSemiconductor)。此外，作为氧化物530，也可以使用In-Ga氧化物、In-Zn氧化物。

另外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。

尤其是，包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时在金属氧化物中形成氧缺陷。另外，在氢进入氧化物530的氧缺陷时，有时氧缺陷与氢键合而形成V

氢进入氧缺陷的缺陷会被用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，本说明书等所记载的“载流子浓度”有时也可以被称为“供体浓度”。

因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)测得的氢浓度低于1×10

此外，当在氧化物530中使用金属氧化物时，该金属氧化物优选是带隙高、本征(也称为I型)或实质上本征的半导体，并且沟道形成区域的金属氧化物的载流子浓度优选低于1×10

此外，在氧化物530使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。

此外，在氧化物530中的氧扩散到导电体542a及导电体542b时，在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导电体542a及导电体542b多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为MIS(Metal-Insulator-Semiconductor)结构或以MIS结构为主的二极管连接结构。

注意，上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间，例如，另一层会形成在导电体542a及导电体542b与氧化物530c之间、导电体542a及导电体542b与氧化物530b之间、导电体542a及导电体542b与氧化物530c之间。

另外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。

在氧化物530中，当氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a的下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。

另外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。

具体而言，作为氧化物530a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为氧化物530b使用In：Ga：Zn＝4：2：3[原子个数比]或1：1：1[原子个数比]的金属氧化物，即可。此外，作为氧化物530c使用In：Ga：Zn＝1：3：4[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。作为氧化物530c具有叠层结构的情况下的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]和In：Ga：Zn＝1：3：4[原子个数比]的叠层结构、Ga：Zn＝2：1[原子个数比]和In：Ga：Zn＝4：2：3[原子个数比]的叠层结构、Ga：Zn＝2：5[原子个数比]和In：Ga：Zn＝4：2：3[原子个数比]的叠层结构、氧化镓和In：Ga：Zn＝4：2：3[原子个数比]的叠层结构等。

优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。

在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。

具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。

此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。

氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。

此外，虽然在图10A及图10B中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。

另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。

另外，如图10A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成区域543a及区域543b。此时，区域543a被用作源区域和漏区域的一个，区域543b被用作源区域和漏区域的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。

通过以与氧化物530接触的方式形成上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。另外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。

绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。

作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的金属氧化物。另外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。

尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。

通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。

另外，绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。与上述绝缘体524同样，绝缘体550优选使用包含过量氧且通过加热释放氧的绝缘体形成。

具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。

通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以有效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。

另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。

另外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。

在图10A及图10B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。

作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N

作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。

绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。

绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。

绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。

在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。

绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。

例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。

尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。

另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。

另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。

在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。

尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。

此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过将介电常数较低的材料用于上述绝缘体，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。

此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入导电体546及导电体548等。

导电体546及导电体548被用作与电容器600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料形成。

另外，也可以在形成晶体管500之后以围绕晶体管500的方式形成开口，并且以围绕该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述阻挡性高的绝缘体围绕晶体管500，可以防止水及氢从外方进入。或者，也可以将多个晶体管500组合为一个而被对氢或水具有高阻挡性的绝缘体围绕。在以围绕晶体管500的方式形成开口时，因为可以兼作晶体管500的制造工序的一部分，所以例如优选形成到达绝缘体514或绝缘体522的开口而以与绝缘体514或绝缘体522接触的方式形成上述阻挡性高的绝缘体。作为对氢或水具有高阻挡性的绝缘体，例如可以使用与绝缘体522同样的材料。

接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。

此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。

作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。

在图8中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。

以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。

在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。此外，绝缘体650可以被用作覆盖其下方的凹凸形状的平坦化膜。

通过采用本结构，可以在抑制使用包含氧化物半导体的晶体管的半导体装置的电特性变动的同时提高可靠性。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。

接着，对在图8、图9中示出的OS晶体管的其他结构例子进行说明。图11A及图11B是图10A及图10B所示的晶体管500的变形例子，图11A是晶体管500的沟道长度方向的截面图，图11B是晶体管500的沟道宽度方向的截面图。注意，图11A及图11B所示的结构也可以用于晶体管300等的本发明的一个方式的半导体装置所包括的其他晶体管。

图11A及图11B所示的结构的晶体管500与图10A及图10B所示的结构的晶体管500的不同之处在于包括绝缘体402及绝缘体404。此外，与图10A及图10B所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图10A及图10B所示的结构的晶体管500的不同之处在于不包括绝缘体520。

在图11A及图11B所示的结构的晶体管500中，绝缘体512上设置有绝缘体402。此外，绝缘体574上及绝缘体402上设置有绝缘体404。

图11A及图11B所示的结构的晶体管500中设置有绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体402的顶面接触。由此，氧化物530等被绝缘体404及绝缘体402与外部隔开。

绝缘体402及绝缘体404优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体402及绝缘体404，优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。

绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性较高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。另外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。

图12是示出晶体管500及晶体管300为图11A及图11B所示的结构的情况的半导体装置的结构例子的截面图。导电体546的侧面设置有绝缘体552。

图11A及图11B所示的晶体管500可以根据状况改变晶体管的结构。例如，图11A及图11B的晶体管500作为变形例子可以为图13所示的晶体管。图13A是晶体管的沟道长度方向的截面图，图13B是晶体管的沟道宽度方向的截面图。图13A及图13B所示的晶体管与图11A及图11B所示的晶体管的不同之处在于氧化物530c具有氧化物530c1及氧化物530c2的两层结构。

氧化物530c1与绝缘体524的顶面、氧化物530a的侧面、氧化物530b的顶面及侧面、导电体542a及导电体542b的侧面、绝缘体544的侧面及绝缘体580的侧面接触。氧化物530c2与绝缘体550接触。

作为氧化物530c1，例如可以使用In-Zn氧化物。此外，作为氧化物530c2，可以使用与氧化物530c具有单层结构时能够用于氧化物530c的材料同样的材料。例如，作为氧化物530c2，可以使用n：Ga：Zn＝1：3：4[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物。

通过氧化物530c具有氧化物530c1及氧化物530c2的两层结构，与氧化物530c具有单层结构的情况相比，可以提高晶体管的通态电流。因此，晶体管例如可以作为功率MOS晶体管使用。注意，图10A及图10B所示的结构的晶体管所包括的氧化物530c也可以具有氧化物530c1及氧化物530c2的两层结构。

图13A及图13B所示的结构的晶体管例如可以用于图8、图9所示的晶体管300。此外，例如，如上所述，晶体管300可以用于包括在比较器CMP1中的晶体管。注意，图13A、图13B所示的晶体管也可以用于本发明的一个方式的半导体装置所包括的晶体管300、500以外的晶体管。

图14是示出晶体管500具有图10A所示的晶体管的结构且晶体管300具有图13A所示的晶体管的结构的情况的半导体装置的结构例子的截面图。注意，与图12同样地，在导电体546的侧面设置绝缘体552。如图14所示，在本发明的一个方式的半导体装置中，晶体管300及晶体管500可以都是OS晶体管，且晶体管300及晶体管500可以具有彼此不同的结构。

接着，对能够用于图8、图9的半导体装置的电容器进行说明。

在图15A至图15C中，作为能够应用于图8所示的半导体装置的电容器600的例子示出电容器600A。图15A是电容器600A的俯视图，图15B是电容器600A的沿着点划线L3-L4的截面的立体图，图15C是电容器600A的沿着点划线W3-L4的截面的立体图。

导电体610被用作电容器600A的一对电极中的一方，导电体620被用作电容器600A的一对电极中的另一方。另外，绝缘体630被用作夹在一对电极间的介电质。

在导电体610的下方电容器600A与导电体546及导电体548电连接。导电体546及导电体548被用作用来连接于其他电路元件的插头或布线。另外，在图15中，将导电体546及导电体548统记为导电体540。

另外，在图15中，为了明确地示出附图，省略埋入有导电体546及导电体548的绝缘体586及覆盖导电体620及绝缘体630的绝缘体650。

注意，图8、图9所示的电容器600、图15A至图15C所示的电容器600A是平面型，但是电容器的形状不局限于此。例如，电容器600

(电容器600A)也可以为图16A至图16C所示的气缸型电容器600B。

图16A是电容器600B的俯视图，图16B是电容器600B的沿着点划线L3-L4的截面图，图16C是电容器600B的沿着点划线W3-L4的截面的立体图。

在图16B中，电容器600B包括埋入有导电体540的绝缘体586上的绝缘体631、具有开口的绝缘体651、一对电极中的一方的导电体610以及一对电极中的另一方的导电体620。

另外，在图16C中，为了明确地示出附图，省略绝缘体586、绝缘体650及绝缘体651。

作为绝缘体631，例如可以使用与绝缘体586同样的材料。

另外，在绝缘体631中，以与导电体540电连接的方式埋入有导电体611。导电体611例如可以使用与导电体330、导电体518同样的材料。

作为绝缘体651，例如可以使用与绝缘体586同样的材料。

另外，如上所述，绝缘体651具有开口，该开口与导电体611重叠。

导电体610形成在该开口的底部及侧面。换言之，导电体610与导电体611重叠且与导电体611电连接。

另外，导电体610的形成方法为如下：通过蚀刻法等在绝缘体651中形成开口，接着通过溅射法、ALD法等形成导电体610。然后，通过CMP(Chemichal Mechanical Polishing，化学机械抛光)法等以使形成在开口中的导电体610残留的方式去除形成在绝缘体651上的导电体610。

绝缘体630位于绝缘体651上及导电体610的形成面上。另外，绝缘体630在电容器中被用作夹在一对电极间的介电质。

导电体620以填埋绝缘体651的开口的方式设置在绝缘体630上。

绝缘体650以覆盖绝缘体630及导电体620的方式形成。

图16所示的气缸型的电容器600B比平面型的电容器600A可以提高静电电容的值。因此，例如通过作为在上述实施方式中说明的电容器C1、电容器C2等使用电容器600B，可以长时间保持电容器的端子间的电压。

另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。

(实施方式4)

在本实施方式中，对可用于上述的实施方式中已说明的OS晶体管的金属氧化物CAC-OS(Cloud-Aligned Composite Oxide Semiconductor)及CAAC-OS(c-axis AlignedCrystalline Oxide Semiconductor)的结构进行说明。注意，在说明书等中，CAC表示功能或材料的构成的一个例子，CAAC表示结晶结构的一个例子。

<金属氧化物的构成>

CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。

CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察为其边缘模糊且以云状连接。

在CAC-OS或CAC-metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。

此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。

就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。

<金属氧化物的结构>

氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体，例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。

CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。

虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形及七角形等晶格排列。另外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的氧原子的排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等。

CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。

CAAC-OS为结晶性高的氧化物半导体。另外，在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。另外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。另外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也具有稳定性。因此，在对OS晶体管使用CAAC-OS时，能够扩大制造工序的自由度。

在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。

a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。

氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。

<具有氧化物半导体的晶体管>

在此，对将上述氧化物半导体用于晶体管的情况进行说明。

通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。

另外，优选将载流子浓度低的氧化物半导体用于晶体管。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态有时称为“高纯度本征”或“实质上高纯度本征”，此外，有时称为“本征”或“实质上本征”。

另外，因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。

此外，被氧化物半导体的陷阱态密度俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。

因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。

<杂质>

在此，说明氧化物半导体中的各杂质的影响。

在氧化物半导体包含第14族元素之一的硅或碳时，氧化物半导体中形成缺陷能级。因此，将氧化物半导体中及氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS)测得的浓度)设定为2×10

另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选降低氧化物半导体中的碱金属或碱土金属的浓度。具体而言，将利用SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×10

当氧化物半导体包含氮时，产生作为载流子的电子，并载流子浓度增加，而氧化物半导体容易被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少氧化物半导体中的氮，例如，利用SIMS测得的氧化物半导体中的氮浓度小于5×10

包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能地减少氧化物半导体中的氢。具体而言，在氧化物半导体中，利用SIMS测得的氢浓度低于1×10

通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。

本实施方式可以与本说明书中的其他实施方式适当地组合。

(实施方式5)

本实施方式示出形成有上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。

<半导体晶片>

首先，参照图17A说明形成有半导体装置等的半导体晶片的例子。

图17A所示的半导体晶片4800包括晶片4801及设置于晶片4801的顶面的多个电路部4802。注意，晶片4801的顶面上的没有电路部4802的部分是空隙4803，而是切割用区域。

半导体晶片4800可以通过以前工序在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后研磨晶片4801的与形成有多个电路部4802的背面来使晶片4801薄膜化。通过该工序，可以减少晶片4801的翘曲等来实现作为构件的小型化。

作为下一个工序，进行切割工序。沿点划线所示的划分线SCL1及划分线SCL2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线SCL1平行，多个划分线SCL2平行，且划分线SCL1与划分线SCL2垂直的方式设置空隙4803。

通过进行切割工序，可以从半导体晶片4800切割出图17B所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线SCL1的划分用部分及划分线SCL2的划分用部分相等即可。

此外，本发明的一个实施方式的元件衬底的形状不局限于图17A所示的半导体晶片4800的形状。例如，也可以为矩形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。

<电子构件>

接着，参照图17C、图17D说明组装有芯片4800a的电子构件的例子。

图17C示出电子构件4700及安装有电子构件4700的衬底(电路板4704)的立体图。图17C所示的电子构件4700包括引线4701及上述芯片4800a，并被用作IC芯片等。

电子构件4700例如可以通过进行引线框架的引线4701和芯片4800a上的电极由金属细线(金属丝)电连接的引线键合工序、由环氧树脂等密封的模塑工序、对引线框架的引线4701进行的电镀处理及对封装表面进行的印字处理来制造。此外，引线键合工序例如可以采用球键合或楔键合等。在图17C中，作为电子构件4700的封装应用QFP(Quad FlatPackage)，但是封装的方式不局限于此。

电子构件4700例如安装于印刷电路板4702。通过组合多个该IC芯片并使其分别在印刷电路板4702上电连接，由此完成电路板4704。

图17D示出电子构件4730的立体图。电子构件4730是SiP(System in package：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件4730中，封装衬底4732(印刷电路板)上设置有插板4731，插板4731上设置有半导体装置4735及多个半导体装置4710。

电子构件4730包括半导体装置4710。作为半导体装置4710，例如可以采用上述实施方式所说明的半导体装置、高带宽存储器(HBM：High Bandwidth Memory)等。另外，半导体装置4735可以使用CPU、GPU、FPGA、存储装置等集成电路(半导体装置)。

封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。

插板4731具有多个布线并能够与端子间距不同的多个集成电路电连接。多个布线由单层或多层构成。另外，插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底”或“中间衬底”。另外，有时通过在插板4731中设置贯通电极，通过该贯通电极使集成电路与封装衬底4732电连接。另外，在硅插板中也可以使用TSV(Through Silicon Via：硅通孔)作为贯通电极。

作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工艺中进行，树脂插板更易于形成微细的布线。

在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。

另外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。另外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。

另外，也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板4731上的集成电路的高度一致。例如，在本实施方式所示的电子构件4730中，优选使半导体装置4710与半导体装置4735的高度一致。

为了将电子构件4730安装在其他的衬底上，也可以在封装衬底4732的底部设置电极4733。图17D示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。另外，电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)安装。

电子构件4730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。

本实施方式可以与本说明书所示的其他实施方式适当地组合。

(实施方式6)

在本实施方式中，对可以使用在上述实施方式中说明的半导体装置及包括该半导体装置的电子构件的蓄电装置及蓄电系统的结构进行说明。

[圆筒型二次电池]

参照图18A说明圆筒型二次电池的例子。如图18A所示，圆筒型二次电池1400的顶面包括正极盖(电池盖)1401，其侧面及底面包括电池罐(外包装罐)1402。这些正极盖1401与电池罐(外装罐)1402通过垫片(绝缘垫片)1410绝缘。

图18B是示意性地示出圆筒型二次电池的截面的图。图18B所示的圆筒型的二次电池在顶面具有正极盖(电池盖)1601，并在侧面及底面具有电池罐(外装罐)1602。上述正极盖与电池罐(外装罐)1602通过垫片(绝缘垫片)1610绝缘。

中空圆柱状电池罐1602的内侧设置有带状正极1604和带状负极1606夹着隔离体1605被卷绕的电池元件。虽然未图示，但是电池元件以中心销为中心被卷绕。电池罐1602的一端关闭且另一端开着。作为电池罐1602可以使用对电解液具有抗腐蚀性的镍、铝、钛等金属、它们的合金或者它们和其他金属的合金(例如不锈钢等)。另外，为了防止电解液所引起的腐蚀，电池罐1602优选被镍或铝等覆盖。在电池罐1602的内侧，正极、负极及隔离体被卷绕的电池元件由对置的一对绝缘板1608和绝缘板1609夹着。另外，设置有电池元件的电池罐1602的内部中注入有非水电解液(未图示)。作为非水电解液，可以使用与硬币型二次电池同样的电解液。

因为用于圆筒型蓄电池的正极及负极被卷绕，从而活性物质优选形成在集流体的两个表面。正极1604连接有正极端子(正极集电引线)1603，而负极1606与负极端子(负极集电引线)1607连接。正极端子1603及负极端子1607都可以使用铝等金属材料。将正极端子1603电阻焊接到安全阀机构1613，而将负极端子1607电阻焊接到电池罐1602底。安全阀机构1613与正极盖1601通过PTC(Positive Temperature Coefficient：正温度系数)元件1611电连接。当电池的内压上升到超过指定的阈值时，安全阀机构1613切断正极盖1601与正极1604的电连接。另外，PTC元件1611是在温度上升时其电阻增大的热敏感电阻器，并通过电阻的增大来限制电流量以防止异常发热。PTC元件可以使用钛酸钡(BaTiO

图18C示出蓄电系统1415的一个例子。蓄电系统1415包括多个二次电池1400。每个二次电池的正极接触于由绝缘体1425分离的导电体1424而该正极彼此电连接。导电体1424通过布线1423与控制电路1420电连接。此外，每个二次电池的负极通过布线1426与控制电路1420电连接。作为控制电路1420可以使用上述实施方式所说明的电池控制电路。

图18D示出蓄电系统1415的一个例子。蓄电系统1415包括多个二次电池1400，多个二次电池1400夹在导电板1413和导电板1414之间。多个二次电池1400通过布线1416与导电板1413及导电板1414电连接。多个二次电池1400可以并联连接，串联连接或者并联连接后再串联连接。通过构成包括多个二次电池1400的蓄电系统1415，可以获取大电力。

另外，也可以在多个二次电池1400之间包括温度控制装置。在二次电池1400过热时可以通过温度控制装置冷却，在二次电池1400过冷时可以通过温度控制装置加热。因此，蓄电系统1415的性能不容易受到外部气温的影响。

另外，在图18D中，蓄电系统1415通过布线1421及布线1422与控制电路1420电连接。作为控制电路1420可以使用上述实施方式所说明的电池控制电路。布线1421通过导电板1413与多个二次电池1400的正极电连接，布线1422通过导电板1414与多个二次电池1400的负极电连接。

[二次电池组]

接着，参照图19对本发明的一个方式的蓄电系统的例子进行说明。

图19A是示出二次电池组1531的外观的图。图19B是说明二次电池组1531的结构的图。二次电池组1531包括电路板1501及二次电池1513。二次电池1513贴合有签条1509。电路板1501由密封带1515固定。此外，二次电池组1531包括天线1517。

电路板1501包括控制电路1590。作为控制电路1590，可以使用上述实施方式所示的电池控制电路。例如，如图19B所示那样，在电路板1501上包括控制电路1590。另外，电路板1501与端子1511电连接。另外，电路板1501与天线1517、二次电池1513的正极引线及负极引线中的一个1551、正极引线及负极引线的另一个1552电连接。

另外，如图19C所示那样，二次电池组也可以包括设置在电路板1501上的电路系统1590a以及通过端子1511与电路板1501电连接的电路系统1590b。例如，本发明的一个方式的控制电路的一部分设置在电路系统1590a中，其他的一部分设置在电路系统1590b中。

另外，天线1517的形状不局限于线圈状，例如可以为线状、板状。另外，还可以使用平面天线、口径天线、行波天线、EH天线、磁场天线或介质天线等天线。或者，天线1517也可以为平板状的导体。该平板状的导体也可以用作电场耦合用的导体之一。换言之，也可以将天线1517用作电容器所具有的两个导体中之一。由此，不但利用电磁、磁场，而且还可以利用电场交换电力。

二次电池组1531在天线1517和二次电池1513之间包括层1519。层1519例如具有可以遮蔽来自二次电池1513的电磁场的功能。作为层1519，例如可以使用磁性体。

二次电池1513如图19C所示那样包括卷绕的电池元件1593。电池元件1593包括负极1594、正极1595及隔离体1596。电池元件1593为隔着隔离体1596层叠负极1594和正极1595且卷绕该叠层的膜。

注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。

(实施方式7)

在本实施方式中，说明可以具备在上述实施方式中说明的半导体装置、包括该半导体装置的电子构件或在上述实施方式中说明的蓄电装置的电子设备的一个例子。

[移动电话机]

图20A所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入接口在显示部5511中具备触膜面板，并且外壳5510上设置有按钮。

通过将在上述实施方式中说明的半导体装置应用于信息终端5500，可以防止信息终端5500所具备的电池的过充电及/或过放电。

[可穿戴终端]

另外，图20B示出可穿戴终端5900作为信息终端的一个例子。可穿戴终端5900包括外壳5901、显示部5902、操作按钮5903、表把5904及表带5905等。

与上述信息终端5500同样，通过将在上述实施方式中说明的半导体装置应用于可穿戴终端5900，可以防止可穿戴终端所具备的电池的过充电或过放电。

[个人计算机]

另外，图20C示出信息终端之一的笔记本型个人计算机5300。笔记本型个人计算机5300包括外壳5301、显示部5302、键盘5303及触摸板型指向装置5304。另外，根据使用者的喜好也可以将鼠标型指向装置5305用于笔记本型个人计算机5300。

与上述电子设备同样，通过将在上述实施方式中说明的半导体装置应用于笔记本型个人计算机5300，可以防止笔记本型个人计算机5300所具备的电池的过充电或过放电。另外，也可以将在上述实施方式中说明的半导体装置应用于鼠标型指向装置5305，可以同样地防止鼠标型指向装置5305所具备的电池的过充电或过放电。

[游戏机]

此外，图20D示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、按钮5203等。

此外，图20E示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图20E中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触摸面板及控制杆、旋转式抓手、滑动式抓手等。此外，控制器7522不局限于图20E所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在FPS(FirstPerson Shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替控制器的形状。

此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。

与上述电子设备同样，通过将在上述实施方式中说明的半导体装置应用于便携式游戏机5200，可以防止便携式游戏机5200所具备的电池的过充电或过放电。另外，当控制器7522以无线与固定式游戏机7500连接时，控制器7522由电波与固定式游戏机7500通信，由此有时具备电池。因此，与上述电子设备同样，通过将在上述实施方式中说明的半导体装置应用于控制器7522，可以防止控制器7522所具备的电池的过充电或过放电。

[移动体]

上述实施方式所说明的半导体装置可以应用于作为移动体的汽车。

图20F示出作为移动体的一个例子的汽车5700。

汽车5700的驾驶座位附近设置有能够显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定等以提供各种信息的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。

尤其是，在汽车5700为具备电池的电动汽车的情况下，与上述电子设备同样，通过将在上述实施方式中说明的半导体装置应用于汽车5700，可以防止控制器7522所具备的电池的过充电或过放电。

虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等。

[照相机]

上述实施方式所说明的半导体装置可以应用于照相机。

图20G示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作按钮6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241也可以被形成为一体。此外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。

通过将在上述实施方式中说明的半导体装置应用于数码相机6240，与上述电子设备同样，可以防止数码相机6240所具备的电池的过充电或过放电。

[视频摄像机]

上述实施方式所说明的半导体装置可以应用于视频摄像机。

图20H示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作开关6304、镜头6305、连接部6306等。操作开关6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。

通过将在上述实施方式中说明的半导体装置应用于视频摄像机6300，与上述电子设备同样，可以防止视频摄像机6300所具备的电池的过充电或过放电。

[ICD]

可以将上述实施方式所说明的半导体装置应用于埋藏式心律转复除颤器(ICD)。

图20I是示出ICD的一个例子的截面示意图。ICD主体5400至少包括电池5401、存储装置5407、调节器、控制电路、天线5404、向右心房的金属丝5402、向右心室的金属丝5403。

ICD主体5400通过手术设置在体内，两个金属丝穿过人体的锁骨下静脉5405及上腔静脉5406，并且其一方金属丝的先端设置于右心室，另一方金属丝的先端设置于右心房。

ICD主体5400具有心脏起搏器的功能，并在心律在规定范围之外时对心脏进行起搏。此外，在即使进行起搏也不改善心律时(快速的心室頻脉或心室颤动等)进行利用去颤的治疗。

为了适当地进行起搏及去颤，ICD主体5400需要经常监视心律。因此，ICD主体5400包括用来检测心律的传感器。此外，ICD主体5400可以在存储装置5407中储存通过该传感器测得的心律的数据、利用起搏进行治疗的次数、时间等。

此外，因为由天线5404接收电力，且该电力被充电到电池5401。此外，通过使ICD主体5400包括多个电池，可以提高安全性。具体而言，即使ICD主体5400中的部分电池产生故障，其他电池可以起作用而被用作辅助电源。

另外，通过将在上述实施方式中说明的半导体装置应用于ICD主体5400，与上述电子设备同样，可以防止电池5401的过充电或过放电。

此外，除了能够接收电力的天线5404，还可以包括能够发送生理信号的天线，例如，也可以构成能够由外部的监视装置确认脉搏、呼吸数、心律、体温等生理信号的监视心脏活动的系统。

注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。

[符号说明]

BAT：组电池、CNC：电路、HCMP：滞环比较器、HCMP1：滞环比较器、HCMP2：滞环比较器、HCMP3：滞环比较器、HCMP4：滞环比较器、HCMP5：滞环比较器、HCMP6：滞环比较器、HCMP7：滞环比较器、HCMP8：滞环比较器、LC：逻辑电路、CTL：控制电路、CNV：电路、RPG：电路、CE：单电池、CADC：电路、SW1：开关、TrS1：晶体管、C1：电容器、C2：电容器、ND1：节点、ND2：节点、CMP1：比较器、INV：反相器电路、LCNA：NAND电路、LCNO：NOR电路、CI1：输入端子、CI2：输入端子、CO1：输出端子、CO2：输出端子、IT：输入端子、RT：参考电位输入端子、VIT：端子、VOT：端子、OT：输出端子、OTB：输出端子、SH：控制端子、SHE：布线、VGE：布线、EN：布线、100：半导体装置、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、402：绝缘体、404：绝缘体、500：晶体管、503：导电体、503a：导电体、503b：导电体、505：导电体、510：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、530c1：氧化物、530c2：氧化物、540：导电体、540a：导电体、540b：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、548：导电体、550：绝缘体、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容器、600A：电容器、600B：电容器、610：导电体、611：导电体、612：导电体、620：导电体、621：导电体、630：绝缘体、631：绝缘体、650：绝缘体、651：绝缘体、1400：二次电池、1401：正极盖、1413：导电板、1414：导电板、1415：蓄电系统、1416：布线、1420：控制电路、1421：布线、1422：布线、1423：布线、1424：导电体、1425：绝缘体、1426：布线、1501：电路板、1509：签条、1511：端子、1513：二次电池、1515：密封带、1517：天线、1519：层、1531：二次电池组、1551：一个、1552：另一个、1590：控制电路、1590a：电路系统、1590b：电路系统、1593：电池元件、1594：负极、1595：正极、1596：隔离体、1601：正极盖、1602：电池罐、1603：正极端子、1604：正极、1605：隔离体、1606：负极、1607：负极端子、1608：绝缘板、1609：绝缘板、1611：PTC元件、1613：安全阀机构、4700：电子构件、4701：引线、4702：印刷电路板、4704：安装衬底、4710：半导体装置、4730：电子构件、4731：插板、4732：封装衬底、4733：电极、4735：半导体装置、4800：半导体晶片、4800a：芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5200：便携式游戏机、5201：外壳、5202：显示部、5203：按钮、5300：笔记本型个人计算机、5301：外壳、5302：显示部、5303：键盘、5304：指向装置、5305：指向装置、5400：ICD主体、5401：电池、5402：引线、5403：引线、5404：天线、5405：锁骨下静脉、5406：上腔静脉、5407：存储装置、5500：信息终端、5510：外壳、5511：显示部、5700：汽车、5900：可穿戴终端、5901：外壳、5902：显示部、5903：操作按钮、5904：表把、5905：表带、6240：数码相机、6241：外壳、6242：显示部、6243：操作按钮、6244：快门按钮、6246：透镜、6300：视频摄像机、6301：第一外壳、6302：第二外壳、6303：显示部、6304：操作键、6305：透镜、6306：连接部、7500：固定式游戏机、7520：主体、7522：控制器