多核处理器中的整合测试数据的系统和方法

摘要

一种用于测试多核处理器的方法，该方法包括将处理器中的多个核分组为多个超级核，其中，每个超级核包括一个或多个扫描链，所述扫描链穿过所述超级核。此外，该方法包括将多个超级核分组为多个集群。该方法还包括使用“XOR”门或“OR”门的网络比较每个集群中各个超级核的一个或多个扫描链输出，以为每个集群中的每个扫描链生成单比特故障表征值，并使用时间整合器和空间整合器的混合对每个集群的每个扫描链的单比特故障表征值进行整合，以为每个集群生成单比特故障表征值。该方法还包括使用成本函数来获得分层参数以实现优化的ATPG工作量、区域开销和测试时间。

说明书

技术领域

本发明的实施例涉及一种通过整合处理器测试结果数据来便于测试的方法。

背景技术

近年来，对多核处理器(many-core processors)的兴趣日益增加，其在实现人工神经网络(Artificial Neural Network，ANN)的系统中得到了广泛的应用。可以将多核处理器与多个核处理器(multicore processors)区分开来，多个核处理器只能将两个或多个独立的核组合到一个由单个集成电路组成的封装中，与多个核处理器相比，多核处理器包含数百个甚至数千个核。因此，多核处理器是专为高度并行处理而设计的专用多核处理器，并且包含许多更简单的处理器核。多核处理器广泛用于嵌入式计算机和高性能计算中。

多核处理器通常在同一芯片上包括许多小的相同核或处理引擎。例如，对于与人工智能(Artificial Intelligence，AI)有关的应用(例如，实现ANN的系统)，处理引擎包括用于AI加速器的基本计算块。

由于大量的核产生的数据量巨大，因此测试多核处理器可能会带来巨大挑战。例如，对于典型的AI加速器，尤其是基于云的应用程序中使用的加速器，自动测试模式生成(ATPG)时间(软件生成测试模式的过程)，测试响应收集时间和内存需求都非常高，这会大大增加与设计相关的成本因素。

由电子设计自动化(Electronic Design Automation，EDA)设计的常规测试整合工具可以整合测试结果，但是它们没有考虑处理器的多核结构。相反，他们将所有核视为一条随机逻辑，并对从包含在单个逻辑中的所有核获得的总体结果进行整合。换句话说，常规方法没有利用多核处理器的所有较小核之间的相似性来进一步减少或整合测试结果。结果，传统的测试整合方法就数据量和成本而言根本没有效率。出于同样的原因，传统的EDA工具无法在设计规模上进行扩展，这对于包含数千个甚至数万个核的多核系统变得非常有问题。

发明内容

因此，需要一种能够解决上述系统问题的测试方法。使用所描述的系统的有益方面，而没有它们各自的限制，本发明的实施例提供了解决这些问题的新的解决方案。

本发明的实施例实现了一种层级测试解决方案，该解决方案可以利用多核处理器中的核相似性，并显着减少自动测试模式生成(ATPG)时间、存储器需求和测试执行时间。多核处理器可能包括但不限于神经网络处理器、数字信号处理器(DSP)和中央处理器(CPU)。通过在将测试结果传输到测试器之前比较并整合几个核的输出，本发明的实施例能够利用由核生成的测试数据的相似性。这样，仅需要传输更少的比特到测试器进行分析，从而大大减少了测试时间和成本。

本发明的实施例还涉及利用空间(例如，使用组合逻辑)和时间(例如，使用顺序逻辑)整合器的混合组合的层级测试整合方案。通过比较来自多核处理器的相似核的数据，而不是将数据从所有核下载到测试器，本发明的实施例有利地节省了测试时间和成本，并且降低硬件开销。此外，本发明的实施例有利地提供了可扩展、灵活并且使得更容易实现调试能力的整合方案。

在一个实施例中，公开了一种测试多核处理器的计算机实现的方法。该方法包括将位于多核处理器中多个核分组为多个超级核，其中每个超级核包括一个或多个扫描链，所述扫描链穿过所述超级核，其中每个超级核包括所述多个核中的一个子集。所述方法还包括将所述多个超级核分组为多个第一级集群，其中所述多个第一级集群包括在层级集群配置中处于第一等级的集群，其中所述多个第一级集群的每个第一级集群包括所述多个超级核的一个子集，并且其中遍历一第一级集群中每个超级核的单个扫描链与遍历同一个第一级集群中其他超级核的单个扫描链相同；此外，所述方法还包括使用组合逻辑网络对每个第一级集群中各个超级核的一个或多个扫描链输出进行比较，以在每个时钟周期内为各个第一级集群中的每个扫描链生成单比特故障表征值。最后，所述方法还包括使用第一整合器来整合每个第一级集群中的每个扫描链的单比特故障表征值，以生成用于单个第一级集群的单比特故障表征值。

在另一个实施例中，公开了一种非暂时性计算机可读存储介质，在其上存储了计算机可执行指令，该计算机可执行指令在由计算机系统执行时，使得该计算机系统执行测试多核处理器的方法，该方法包括：

将位于所述多核处理器中的多个核分组为多个超级核，其中每个超级核包括一扫描链，所述扫描链穿过所述超级核，其中每个超级核包括所述多个核的一个子集。所述方法还包括将所述多个超级核分组为多个第一级集群，其中多个第一级集群包括在层级集群配置中处于第一等级的集群，其中所述多个第一级集群的每个第一级集群包括所述多个超级核的一个子集，并且其中遍历一第一级集群中每个超级核的单个扫描链与遍历同一个第一级集群中的其他超级核的各单个描链相同。所述方法还包括使用组合逻辑网络对每个第一级集群中单个超级核的扫描链输出进行比较，以为每个第一级集群生成单比特故障表征值。最后，所述方法还使用第一整合器来整合每个第一级集群的每个单比特故障表征值进行整合，以生成用于所述多个第一级集群的单比特故障表征值。

在一个实施例中，公开了一种用于执行测试多核处理器的方法的系统。该系统包括与存储器通信连接的处理设备，该处理设备被配置为：a)将位于多核处理器中的多个核分组为多个超级核，其中每个超级核包括一个或多个扫描链，所述扫描链穿过所述超级核，其中每个超级核包括多个核的一个子集；b)将所述多个超核分组为多个第一级集群，其中，所述多个第一级集群包括在层级集群配置中处于第一等级的多个集群，其中，所述多个第一级集群中的每个第一级集群包括所述多个超级核中的一个子集；c)使用组合逻辑网络对每个第一级集群中各个超级核的一个或多个扫描链输出进行比较，以在每个时钟周期内为各个第一级集群中的每个扫描链生成单比特故障表征值；d)使用第一整合器整合每个第一级集群中的每个扫描链的单比特故障表征值，以在每个时钟周期内生成用于单个第一级集群的单比特故障表征值。

下面的详细描述以及附图将提供对本发明的本质和优点的更好的理解。

附图说明

在附图的图中，通过示例而非限制的方式示出了本发明的实施例，并且在附图中，相的附图标记指代相同的元件。

图1A示出了根据本发明的实施例的，在层级测试整合方案的基本级别上将多核处理器的核组织成集群的方式的示意图。

图1B示出了根据本发明的实施例的可以使用XOR-OR门来整合基本级别的多个超级核的扫描输出的方式的示意图。

图2示出了根据本发明的一个实施例的示例性集群，该集群包括四个扫描链和四个超级处理引擎(Super Processing Engine，SPE)，其中SPE中的所有处理引擎(Processing Engine，PE)被配置为单个逻辑。

图3示出了根据本发明实施例的在基本级别对集群的输出执行使用组合逻辑的OR整合的方式的示意图。

图4示出了根据本发明实施例的利用多输入移位寄存器(MISR)在基本级别上对集群的输出执行整合的方式的示意图。

图5示出了根据本发明实施例的示例性的利用空间和时间整合器的混合组合来分层级地整合多核处理器中SPE的扫描链输出的示例性方式的示意图。

图6示出了根据本发明实施例的示例性方式的多核处理器中的集群之一中的故障可以通过层级整合网络传播的方式的示意图。

图7为说明根据本发明的实施例的整合给定等级的集群的输出的方式的框图。

图8示出了根据本发明的实施例的分层级的整合多处理器芯片的基本级别上的核的方式流程图。

图9示出了根据本发明实施例的利用空间和时间整合器的混合组合在多核处理器中分层级地整合核的测试输出的示例性计算机实现的过程的流程图。

在附图中，具有相同名称的元件具有相同或相似的功能。

具体实施方式

现在将详细参考实施例，其示例在附图中示出。尽管将结合附图描述实施例，但是应当理解，它们并不旨在限制实施例。相反，实施例旨在覆盖替代、修改和等同物。此外，在下面的详细描述中，阐述了许多具体细节以便提供透彻的理解。然而，本领域普通技术人员将认识到，可以在没有这些具体细节的情况下实践实施例。在其他情况下，没有详细描述公知的方法、过程、组件和电路，以免不必要地使实施例的各方面不清楚。

注释和术语部分

下面的详细描述的一些区域是根据过程、逻辑块、处理以及对计算机存储器内的数据位的操作的其他符号表示来呈现的。这些描述和表示是数据处理领域的技术人员用来将其工作的实质最有效地传达给本领域其他技术人员的手段。在本申请中，过程、逻辑块、处理等被认为是导致期望结果的步骤或指令的自洽序列。这些步骤是需要对物理量进行物理操纵的步骤。通常，尽管并非必要，这些量采取能够在计算机系统中存储、传输、组合、比较和以其他方式操纵的电或磁信号的形式。

然而，应该牢记，所有这些和类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非从下面的讨论中另外明确指出，否则应理解，在本发明通篇中，利用诸如“分组”、“比较”、“整合”、“生成”等术语的讨论是指计算机系统或类似电子计算设备的动作和过程，该过程或动作将表示为计算机系统寄存器和存储器中物理(电子)量的数据转换为其他类似表示为计算机系统存储器或寄存器或其他此类数据信息存储、传输或显示设备中的物理量的数据。

以下描述提供了对可能包括一个或多个模块的计算机和其他设备的讨论。如本文所使用的，术语“模块”或“块”可以被理解为是指软件、固件、硬件和/或其各种组合。应当注意，所述块和模块是示例性的。块或模块可以被组合、集成、分离和/或复制以支持各种应用。而且，除了在所描述的特定模块或模块处执行的功能之外，本文描述为在特定模块或块处执行的功能可以在一个或多个其他模块或块处和/或由一个或多个其他设备执行。此外，可以跨多个设备和/或本地或远程的其他组件来实现模块或块。另外，模块或块可从一个设备移动并添加到另一设备，和/或可被包括在两个设备中。本发明的任何软件实现可以有形地体现在一个或多个存储介质中，例如，存储设备、软盘、光盘(CD)、数字通用磁盘(DVD)或可以存储计算机代码的其他设备中。

在此使用的术语仅出于描述特定实施例的目的，并且无意于限制本发明的范围。如在本公开中通篇所使用的，单数形式的“一个”，“一种”和“所述”包括复数引用，除非上下文另外明确指出。因此，例如，对“模块”的引用包括多个这样的模块以及单个模块，以及本领域技术人员已知的等同形式。

用于在多核处理器中整合测试数据的系统和方法

通常，多核处理器(例如，大型神经网络加速器)需要过多的测试模式生成工作，包括许多小时的运行时间、大量的磁盘空间和几个工时。此外，较大的测试模式和较长的测试时间会导致更高的处理器成本。传统的测试方法将多核体系结构的整个同类处理阵列(包括相同或相似的核)视为一条随机逻辑。这导致不必要的运行时间、磁盘空间、测试资源和工时的支出。

本发明的实施例使得层级测试解决方案能够利用多核处理器(例如，具有多个相同的内核的处理器)的统一架构，并显着减少了自动测试模式生成(ATPG)时间、存储器需求和测试执行时间。多核处理器可能包括但不限于神经网络处理器、AI加速器、数字信号处理器(DSP)和RISC-V处理器。通过在将测试结果传输到测试器之前比较几个核的输出，本发明的实施例能够利用核之间的相似性以及由相似核生成的测试数据中的相似性，以在处理器芯片上直接整合测试数据。通过这种方式，需要将更少的位传输到测试器进行分析，这大大减少了测试时间、存储需求和成本。

本发明的实施例还涉及利用空间和时间整合器两者的混合组合的层级测试整合方法。通过比较来自多核处理器的类似核的数据，而不是将数据从所有核下载到测试器，本发明的实施例有利地节省了测试时间和成本，并且硬件开销较低。此外，本发明的实施例有利地提供了一种整合方法，该整合方法是可伸缩的、灵活的并且使得调试实现和功能更容易。

图1A示出了根据本发明的实施例的在层级测试整合方案的基本级别上将多核处理器的核组织成集群(cluster)的方式。在一个实施例中，多核处理器的多个核在基本级别上被组织为集群。例如，图1A示出了两个集群150和151(都标记为L

每个集群可以包括一个或多个超级处理引擎(SPE)。例如，图1A的实施例，每个集群包括2个SPE，如，集群150中的SPE 110、111以及集群151中的SPE 112和113。可以理解，基本级别的集群不仅限于2个，SPE还可包含不同数量的SPE，例如4、8、16等。多核处理器中的每个SPE通常都是相同的，从而导致要处理的ATPG实例最少。换句话说，可以为所有SPE生成相同的测试模式，因为它们是相同的。

每个SPE可以依次包括4个或更多处理引擎(PE)或核，例如，如图1A所示的核101、102、104和105。注意，在不同的实施例中，每个SPE可以包括不同数量的核，并且SPE中的核数量是可变的。将核分组为SPE可方便地使多核处理器中潜在的数千个核的输出得以有效地比较，而无需使用不切实际的大量比较器(下面将进一步说明)。

请注意，图1A示出了整合方案的示例性基本级别架构，并且随着集群数量、每个集群的SPE和每个SPE的PE的数量变化而进行的不同变化是可能的。

每个核可以包括一个或多个扫描链，所述扫描链穿过所述核。例如，扫描链131穿过SPE 110的核，扫描链132穿过SPE 111的核，扫描链133穿过SPE 112的核，扫描链134穿过SPE113的核。请注意，一个SPE上可能有多个扫描链。

每个扫描链为包括SPE内部多个PE中的链的单个连接链。但是，应当理解，扫描链不必是穿过SPE中的所有PE串行连接的链。例如，SPE中的一个或多个扫描链可通过SPE中的所有PE混合在一起，其中将这些PE统称为单个逻辑(将结合图2对其进行详细讨论)。

请注意，每个集群中的扫描链可以相同。例如，在图1的实施例中，集群150中的扫描链131与扫描链132相同。类似地，集群151中的扫描链133与扫描链134相同。由于每个SPE中的扫描链均相同，因此可以在任何给定的时钟周期内使用异或(XOR)门(例如XOR门136和137)比较它们的输出。

换句话说，对于插入2个SPE中的多个扫描链，例如(SPE 1中的Xa，SPE 2中的X'a)，(SPE 1中的Xb，SPE 2中的X'b)，SPE中的相关链在相同的L

如果在给定的时钟周期内SPE 110或111中的任何一个核均未返回错误响应，则XOR门136的两个输入都将为逻辑“0”，这将在XOR门136输出处生成逻辑“0”。但是，如果在任何给定的时钟周期内SPE 110中的一个或多个核或SPE 111中的一个或多个核返回错误响应，则XOR门136的输入之一将是逻辑“1”，这将在XOR门136的输出处导致逻辑“1”。

XOR门的输出表示集群(例如L

应当理解，在极少数情况下，可能会出现混叠。仅当所有扫描单元在同一周期内都发生故障时，才会发生混叠。例如，如果两个扫描链131和132在相同的时钟周期上产生故障，则在XOR门136的两个输入端将呈现逻辑“1”，从而在XOR门的输出处呈现逻辑“0”。这是一个非代表性的边缘(或边界)情况，不可能在所有时钟周期内都发生，因此可以在综合分析测试结果时加以考虑和统计校正。

此后，可以对XOR门的输出(例如输出145和146)进行“或(OR)”运算，以产生两个或多个集群的一位故障表征值，其中逻辑“0”为无故障的表征值，而逻辑“1”代表至少一个集群在基本级别(例如L

图1B示出了根据本发明的一个实施例可以使用XOR-OR门来整合基本级别的多个超级核的扫描输出的方式。图1B说明了可以对相同SPE链执行XOR-OR整合的方式。

如结合图1A所讨论的，每个集群的XOR输出代表集群中各个扫描链的一位故障表征值。例如，参考图1B，XOR门171和172的输出分别表示关联集群中扫描链的故障表征值。例如，XOR门171可以等效于图1A中的XOR门136，而XOR门172可以等效于图1A中的XOR门137。因此，XOR门171和172的输出可以分别等效于输出信号145和146(如图1A所示)。

参照图1B，然后可以在每个时钟周期期内使用“或(OR)”门173对XOR门的输出进行“或”运算，以产生如图1A所示的L

请注意，在每个时钟周期内调用图1A和1B所示的XOR-OR比较方案。换句话说，在每个时钟周期内，将对SPE的扫描链输出进行比较，以生成集群的单比特故障表征值。

图2示出了根据本发明的一个实施例的示例性集群，该集群包括四个扫描链和四个超级处理引擎(SPE)，其中SPE中的所有处理引擎(PE)被配置为单个逻辑。

集群201包括4个SPE。每个SPE，例如集群201内的SPE 210，包括4个扫描链。图2没有显示SPE中的任何离散的PE，因为从ATPG角度来看，SPE中的所有PE被配置为包含4个扫描链的单个逻辑(或单个电路)。4条扫描链可能互不相同，但每个扫描链会遍历4个SPE中的每一个，如图1A所示。例如，扫描链4a 202、扫描链4b 203、扫描链4c 204和扫描链4d 205都是相同的(例如，与扫描链4相关联)，并且遍历4个不同的SPE。因此，扫描链4a 202、4b 203、4c204和4d 205都可以输入到XOR-OR整合网络250中并进行比较，以生成单比特表征值251。类似地，其他三个扫描链(例如1a-1d，2a-2d，3a-3d)也可以使用XOR-OR网络进行比较，以为每个时钟周期生成相应的单比特表征值(例如，扫描链1a-1d的表征值251，扫描链2a-2d的表征值252和扫描链3a-3d表征值253)。这样，XOR和OR门在L

图3示出了根据本发明实施例的在基本级别对集群的输出执行使用组合逻辑的OR整合的方式。

如结合图1A、1B和2所讨论的，使用XOR和OR门比较每个集群中的相同扫描链，以为每个集群产生单比特故障表征值。基本级别(或L

然后，可以在层级的下一级别(例如，在L

应当注意，尽管图3中的OR整合网络348仅示出了整合单个L

在一个实施例中，OR整合网络348包括具有“m”个输入和(m-1)个2-输入OR门的OR门树。

应当理解，如果在任何PE(或扫描链)中没有错误，则L

图4示出了根据本发明实施例的利用多输入移位寄存器(MISR)在基本级别上对集群的输出进行整合的方式。与图3相似，图4说明与L

然而，图4使用MISR 450代替OR整合器，以整合来自L

如果在任何PE(或扫描链)内没有错误，则L

应当理解，OR门包括组合逻辑，因此，其被认为是空间整合器。另一方面，MISR是包括顺序电路(例如，触发器)的顺序元件，因此被认为是时间整合器。注意，时间整合器(例如MISR)用于整合和再定时。与空间整合器相比，时间整合器在硬件开销方面更加复杂且成本更高。

在许多情况下，当在基本级别整合潜在的数千个L

图5示出了根据本发明的一个实施例的多核处理器中SPE的扫描链输出示例性方式，该方式利用空间和时间整合器的混合组合进行层级整合。

如上所述，本发明的实施例涉及利用空间和时间整合器的混合组合的分层级地测试整合方法。可以使用不同的层级来整合来自各个集群的测试结果。例如，某些集群较少的多核处理器可能需要较少的层级整合所有测试结果，而集群数目较多的多核处理器通常将需要许多层级。如下面将要讨论的，可以基于成本分析和功能来确定层级中的级别数。

如图5所示，可以使用整合器502整合层级的基本级别上的集群(例如，L

可以与其他等级的L

以这种方式，可以分级地组织层级的基本级别上的所有L

应当注意，在层级的任何级别上的整合器，例如整合器502、504、505，可以是OR整合器或MISR。本发明的实施例使用成本函数来确定最佳的层级整合配置，包括确定任何特定级别的整合器将包括“OR”整合器还是“MISR”。成本模型指导用户选择特定的整合架构(将在下面进一步讨论)。

图6示出了根据本发明的一个实施例的示例性的多核处理器中的集群之一中的故障可以通过层级整合网络传播的方式的示意图。

如图6所示，故障可能在L

图7为说明根据本发明的实施例的可以整合给定等级的集群的输出的方式的框图。

如图7所示，任何给定的L

如上所述，在一个实施例中，成本函数基于几个因素来确定用于多核处理器的最佳层级整合配置。在另一个实施例中，成本函数可以是用于计算最优配置的成本矩阵。

在一个实施例中，成本函数的输出包括每个级别L

当本发明的实施例与适当的基于核的小型ATPG方法一起使用时，可以方便地将ATPG时间和存储器需求减少10倍，并将测试时间减少2倍。

图8示出了示出了根据本发明的实施例的层级整合多处理器芯片的基本级别上的核的方式的流程图。

如图8所示，在层级结构的L

成本函数或“成本矩阵”的输入需要接收某些输入以确定最佳的层级整合配置。例如，成本函数的输入包括：a)多核处理器中相同PE的数量(N)；b)每个PE的触发器数量(提供核的大小)；c)整合后的输出通道数(l

更具体地，成本函数的输出包括：a)SPE内部的扫描链计数“m”；b)nPE，每个SPE内部的PE在层级的基本级别上的数量；c)nSPE，在层级结构的基本级别上的在设计中的SPE总数(nSPE＝N/nPE，其中N是设计中的总PE数，并提供由用户作为上述成本函数的输入)；d)n

在一个实施例中，成本函数或矩阵包括测试成本参数。测试成本参数可以包括：a)区域开销(用于触发器，XOR和OR门以及需要多少硬件开销)；b)测试时间(关键路径延迟，测试周期数)；c)混叠概率；d)最大调试开销(触发器计数)；和e)可调试性。在成本函数中考虑所有这些参数，以产生上述讨论的输出。本发明的实施例可以为一个或多个测试成本参数提供用户定义的约束限制，以修剪设计空间并向用户推荐最佳的整合配置集。本发明的实施例还使得能够优化测试成本(混叠、测试区域开销和测试时间)，以确定最佳的层级整合配置。

图9描绘示出根据本发明的实施例的利用空间和时间整合器的混合组合在多核处理器中层级整合核的测试输出的示例性计算机实现的过程的流程图。

在步骤902，将位于多核处理器中的多个核分组为多个超级核。每个超级核包含一个或多个扫描链，所述扫描链穿过所述超级核，其中每个超级核包括多个核的一个子集。

在步骤904，将多个超级核分组为多个第一级集群。所述多个第一级别集群包括在集群的层级配置中处于的第一等级的集群(例如，图3中的集群L

在步骤906，使用XOR和OR门网络比较每个集群中各个超级核的一个或多个扫描链输出，以为每个集群中的每个扫描链生成单比特故障表征值。

最后，在步骤908，使用整合器来整合每个集群中每个扫描链的单比特故障表征值，以生成单个集群的单比特故障表征值。如前所述，整合器可以是空间整合器(例如，包括组合逻辑的OR门网络)或时间整合器(例如，包括顺序逻辑的MISR)。

为了说明的目的，已经参考特定实施例描述了前述说明。然而，以上说明性讨论并非旨在穷举或将本发明限制为所公开的精确形式。鉴于以上教导，许多修改和变化是可能的。选择和描述实施例是为了更好地解释本发明的原理及其实际应用，从而使得本领域技术人员可以更佳地利用本发明和具有各种修改的各种实施例，这些修改可以适合于预期的特定用途。