一种FPGA的多通道高速收发器环回测试方法和装置

摘要

本申请涉及一种FPGA的多通道高速收发器环回测试方法和装置。所述方法包括：根据对FPGA的多通道高速收发器的环回测试设计对应的测试装置，基于高速收发通道单元、用户辅助模块、数据校验模块、通道状态指示模块、初始化模块和时钟信号模块，以前一项测试通过为前提依次进行单通道收发测试、同参考时钟多通道收发测试、不同参考时钟多通道收发测试和功能性测试。本申请由单通道测试入手逐渐加大测试难度，最终对多通道收发不同参考时钟的模式进行测试，提高了迭代测试的效率，保证了高速收发器在不同条件下的可靠性；本申请还能够通过配置所提供的装置，对多通道高速收发器的常用功能进行功能性测试，以确保其能够正确地收发数据。