膜结构、包括该膜结构的电子器件和制造该膜结构的方法

摘要

提供了一种包括铪氧化物的膜结构、包括该膜结构的电子器件和制造该膜结构的方法。包括铪氧化物的该膜结构包括：铪氧化物层，其包括结晶成四方晶相的铪氧化物；以及第一应力源层和第二应力源层，其彼此隔开且其间具有铪氧化物层并且向铪氧化物层施加压缩应力。

说明书

技术领域

在此阐述的实施方式涉及包括铪氧化物的膜结构、包括该膜结构的电子器件和制造该膜结构的方法。

背景技术

随着集成电路器件按比例缩小，包括在其中的电子器件(例如晶体管、电容器等)可用的空间也减小。因此，有助于克服这样的空间限制和/或表现出优良的操作特性的材料对于集成电路器件的按比例缩小是有益的。

铪氧化物是用作电子器件的高K材料的关键材料。为了增加铪氧化物薄膜的介电常数或稳定性，正积极地对各种掺杂材料、晶体等进行研究。掺有Zr、Si、Al、La、Y等的铪氧化物薄膜可以在其一定厚度或更小的厚度下表现出铁电性。铁电性可以引起负电容效应，因而可以降低使用铁电材料的电子器件的功耗。

因此，已经对使用基于铪氧化物的电介质材料的低功率逻辑器件、非易失性存储器、电容器等积极地进行了研究。

发明内容

提供了包括表现出高介电常数的铪氧化物的膜结构、制造该膜结构的方法以及使用该膜结构的电子器件。

另外的方面将在下面的描述中部分地阐述，并且将部分地自该描述明显，或者可以通过对本公开的所呈现的实施方式的实践而了解。

根据一实施方式的一方面，一种具有铪氧化物的膜结构包括：第一应力源层；在第一应力源层上的铪氧化物层，该铪氧化物层包括结晶成四方晶相的铪氧化物；以及在铪氧化物层上的第二应力源层，第一应力源层和第二应力源层被配置为在加热期间向铪氧化物层施加压缩应力。

结晶成四方晶相的铪氧化物可以为铪氧化物层的50％至95％。

铪氧化物层还可以包括结晶成正交晶相和单斜晶相中的至少一种的铪氧化物。

结晶成正交晶相和单斜晶相中的至少一种的铪氧化物的比重的含量可以为铪氧化物层的20％或更少。

第一应力源层和第二应力源层中的至少一个可以具有比铪氧化物层的热膨胀系数大的热膨胀系数。

第一应力源层和第二应力源层中的至少一个的热膨胀系数可以是铪氧化物层的热膨胀系数的1.5倍或更大。

第一应力源层和第二应力源层中的至少一个的热膨胀系数可以为7μm/K或更大。

第一应力源层和第二应力源层中的至少一个可以包括钛氧化物、铁氧化物、镍氧化物、钴氧化物和铬氧化物中的至少一种。

第一应力源层和第二应力源层中的每个可以与铪氧化物层直接接触。

第一应力源层和第二应力源层中的至少一个可以包括导电材料。

第一应力源层和第二应力源层中的至少一个可以具有比铪氧化物层的厚度小的厚度。

第一应力源层和第二应力源层中的至少一个具有2nm或更小的厚度。

铪氧化物层可以具有约5至7nm的厚度。

铪氧化物层可以包括具有比铪离子的离子半径小的离子半径的掺杂剂。

所述掺杂剂可以包括Li、Be、Mg、Al、Si、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ge、Nb、Mo、Tc、Ru、Rh、Pd、Sn、Sb、Ta、W、Re、Os、Ir、Pt、Bi和Po中的至少一种离子。

铪氧化物层可以具有约30至70的介电常数。

根据另一实施方式的一方面，一种电子器件包括导电层和在导电层上的如上所述的膜结构。

导电层可以包括金属材料。

该电子器件可以包括电容器和晶体管中的至少一种。

根据另一实施方式的一方面，一种制造膜结构的方法包括：形成第一应力源层、在第一应力源层上的铪氧化物层和在铪氧化物层上的第二应力源层，铪氧化物层包括铪氧化物，第二应力源层与第一应力源层隔开且其间具有铪氧化物层，第一应力源层和第二应力源层具有比铪氧化物层的热膨胀系数大的热膨胀系数；以及对第一应力源层、铪氧化物层和第二应力源层进行热处理，使得第一应力源层和第二应力源层向铪氧化物层施加压缩应力。

第一应力源层、铪氧化物层和第二应力源层的热处理可以包括将第一应力源层、铪氧化物层和第二应力源层加热至约400℃至600℃之间。

热处理过的铪氧化物层的铪氧化物的至少部分可以结晶成四方晶相。

结晶成四方晶相的铪氧化物可以为铪氧化物层的50％至95％。

热处理过的铪氧化物层可以包括正交晶相和单斜晶相中的至少一种。

结晶成正交晶相和单斜晶相中的至少一种的铪氧化物可以组成铪氧化物层的20％或更少。

第一应力源层和第二应力源层的热膨胀系数可以是铪氧化物层的热膨胀系数的1.5倍或更大。

第一应力源层和第二应力源层的热膨胀系数可以为7μm/K或更大。

附图说明

本公开的某些实施方式的以上及其他方面、特征和优点将由以下结合附图的描述更加明显，附图中：

图1是根据一实施方式的包括铪氧化物的膜结构的剖视图；

图2A是根据一实施方式的铪氧化物的相变图；

图2B是示出根据一实施方式的铪氧化物的结晶相和自由能之间的关系的示图；

图3示出了根据一实施方式的氧化物的热膨胀系数；

图4是制造包括铪氧化物的膜结构的方法的流程图；

图5是示出分析在600℃下热处理的膜结构的原子浓度的结果的曲线图；

图6是示出分析在500℃下热处理的膜结构的原子浓度的结果的曲线图；

图7是根据另一实施方式的包括铪氧化物的膜结构的剖视图；

图8是示出根据一实施方式的依据所添加的掺杂剂的位置来分析铪氧化物层的原子浓度的结果的曲线图；

图9是示出根据一实施方式的电子器件的结构的示意性剖视图；

图10是示出根据另一实施方式的电子器件的结构的示意性剖视图；

图11是示出根据另一实施方式的电子器件的结构的示意性剖视图；

图12是示出根据另一实施方式的电子器件的结构的示意性剖视图；

图13是示出根据另一实施方式的电子器件的结构的示意性剖视图；

图14A示出根据一实施方式的金属-绝缘体-金属(MIM)电容器的结构；以及

图14B示出沟槽电容器型动态随机存取存储器(DRAM)的结构。

具体实施方式

现在将详细参照其示例在附图中示出的实施方式，其中同样的附图标记始终指代同样的元件。就此而言，本实施方式可以具有不同的形式，并且不应被解释为限于在此阐述的描述。因此，下面仅通过参照附图描述实施方式来解释方面。当在此使用时，术语“和/或”包括一个或更多个相关所列举项目的任何及所有组合。诸如“……中的至少一个”的表述当在一列元素之后时，修饰整列元素而不修饰该列中的单独元素。

在下文中，将参照附图详细描述实施方式。下面描述的实施方式仅是示例，并且可以在其中进行各种修改。在附图中，相同的附图标记表示相同的元件，并且为了清楚和便于描述，每个元件的尺寸可以被夸大。

当在此使用时，术语“在”一元件“上”或“之上”可以被理解为意思是该元件可以直接在另一元件上或者在另一元件上而不与所述另一元件接触。

术语“第一”、“第二”等可以用于描述各种元件，但是仅在此用于将一个元件与另一元件区分开。这些术语不旨在限制元件的材料或结构。

当在此使用时，单数表述旨在还包括复数形式，除非上下文清楚地另行指示。将理解，当一元件被称为“包括”另一元件时，该元件还可以包括其他元件，除非另外提及。

术语“该”及其类似的指示代词可以被理解为包括单数形式和复数形式两者。

当在本说明书中结合数值使用术语“大约”或“基本上”时，旨在使相关数值包括围绕所述及数值的±10％的公差。当指定范围时，该范围包括其间的所有值，诸如0.1％的增量。

除非明确陈述方法的操作应按下述顺序执行，否则可以按适当的顺序来执行操作。另外，指示示例的所有术语(例如，等等)仅是出于详细描述技术思想的目的，因此，除非受权利要求书的限制，否则本公开的范围不受这些术语的限制。

图1是根据一实施方式的包括铪氧化物的膜结构100的剖视图。参照图1，膜结构100可以包括：铪氧化物层110，其包括铪氧化物；以及第一应力源层130和第二应力源层150，其彼此隔开且其间具有铪氧化物层110，并且向铪氧化物层110施加压缩应力。

铪氧化物层110可以包括结晶的铪氧化物(HfO

图2A是根据一实施方式的铪氧化物的相变图。如图2A所示，铪氧化物可以具有单斜晶相、正交晶相和/或四方晶相。铪氧化物的相可以根据施加于其的温度和压力而变化。

图2B是示出根据一实施方式的铪氧化物的结晶相和自由能之间的关系的示图。如图2B所示，当掺入结晶成四方晶相的铪氧化物时，自由能最小。

在一个实施方式中，铪氧化物层110的铪氧化物可以包括四方晶相。结晶成四方晶相的铪氧化物的含量可以在铪氧化物层110的50％至95％的范围内。随着结晶成四方晶相的铪氧化物的含量比增大，铪氧化物层110可以保持稳定的状态，因而具有高介电常数。

铪氧化物层110可以包括结晶成正交晶相或单斜晶相的铪氧化物。例如，在其中铪氧化物结晶成四方晶相的区域之间的位移空间可以用结晶成正交晶相或单斜晶相的铪氧化物填充。结晶成正交晶相或单斜晶相的铪氧化物的含量可以低于结晶成四方晶相的铪氧化物的含量。例如，结晶成正交晶相和/或单斜晶相的铪氧化物的含量可以为铪氧化物层110的30％或更少。

铪氧化物层110可以具有例如约5nm至约7nm的厚度。铪氧化物层110当在7nm或更小的厚度下结晶时可以具有高介电常数，并且可以例如用作铁电场效应晶体管或电容器中的铁电膜。在一个实施方式中，铪氧化物层110可以具有30至70的高介电常数。

第一应力源层130和第二应力源层150可以彼此隔开且其间具有铪氧化物层110，并向铪氧化物层110施加压缩应力。第一应力源层130和第二应力源层150中的每个的厚度可以小于铪氧化物层110的厚度。例如，第一应力源层和/或第二应力源层可以具有2nm或更小的厚度。第一应力源层130和第二应力源层150的组合厚度也可以小于其间的铪氧化物层的厚度。第一应力源层130和第二应力源层150可以与铪氧化物层110直接接触。第一应力源层130和/或第二应力源层150的热膨胀系数可以大于铪氧化物层110的热膨胀系数。例如，第一应力源层130和第二应力源层150中的至少一个的热膨胀系数可以是铪氧化物层110的热膨胀系数的1.5倍。或者，第一应力源层130和第二应力源层150中的至少一个的热膨胀系数可以为7μm/K或更大。

第一应力源层130和第二应力源层150可以包括氧化物。例如，第一应力源层130和第二应力源层150中的至少一个可以包括钛氧化物、铁氧化物、镍氧化物、钴氧化物、铬氧化物和其组合中的至少一种。然而，实施方式不限于此。第一应力源层130和第二应力源层150可以包括金属材料。例如，第一应力源层130和第二应力源层150中的至少一个可以包括钛、钨、钼、镍等。

图3示出了根据一实施方式的氧化物的热膨胀系数。如图3所示，氧化物可以具有独特的热膨胀系数。例如，HfO

第一应力源层130和第二应力源层150可以包括导电材料或电介质材料。当第一应力源层130和第二应力源层150包括导电材料时，第一应力源层130和第二应力源层150可以用作电极。当第一应力源层130和第二应力源层150包括电介质材料时，第一应力源层130和第二应力源层150可以与铪氧化物层110一起用作电介质膜。备选地，第一应力源层130和第二应力源层150中的一个可以包括导电材料，另一个可以包括电介质材料。

由于在膜结构100的制造期间执行的热处理，铪氧化物层110以及第一应力源层130和第二应力源层150可以膨胀。因为第一应力源层130和第二应力源层150的热膨胀系数大于铪氧化物层110的热膨胀系数，所以第一应力源层130和第二应力源层150可以向铪氧化物层110施加压缩应力。由于压缩应力，铪氧化物层110中的铪氧化物可以结晶成四方晶相。

如上所述，铪氧化物可以具有单斜晶相、正交晶相和/或四方晶相。结晶成四方晶相的铪氧化物具有低自由能，因此稳定。铪氧化物还可能在低温和低压下结晶成单斜晶相。然而，为了使铪氧化物结晶成四方晶相，铪氧化物必须被加热至高温和/或在高压下被加热。例如，当加热至1200℃或更高和/或在约3GPa或更高的压力下加热时，铪氧化物可以结晶成四方晶相。

然而，其他材料(例如金属)的特性可能在1200℃下改变，从而使得难以制造具有四方铪氧化物的电子器件。为了改善上述问题，已经进行了尝试以通过经由向其添加掺杂剂改变铪氧化物的自由能来降低热处理的温度，但是仍然需要在700℃或更高的温度下执行高温工艺。

在一个实施方式中，在膜结构100中，具有大热膨胀系数的应力源层提供在铪氧化物层110上，使得铪氧化物层110中的铪氧化物可以由于在热处理工艺期间来自应力源层的压缩应力而结晶成四方晶相。

铪氧化物层110还可以包括掺杂剂。掺杂剂可以具有比铪离子的离子半径小的离子半径。例如，掺杂剂可以是诸如Li、Be、Mg、Al、Si、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ge、Nb、Mo、Tc、Ru、Rh、Pd、Sn、Sb、Ta、W、Re、Os、Ir、Pt、Bi、Po等的离子。掺杂剂还可以稳定结晶成四方晶相的铪氧化物。备选地，铪氧化物可以包括具有比铪与氧之间的键的长度小的半径，以稳定铪氧化物。

图4是制造包括铪氧化物的膜结构100的方法的流程图。

形成第一应力源层130(S410)。第一应力源层130可以包括氧化物和金属中的至少一种。可以在衬底上形成第一应力源层130。衬底可以包括比如金属和半导体的至少一种材料，比如Al、Si、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Cs、Ba、Hf、Ta、W、Re、Os、Ir、Pt、Au等。衬底还可以包括氮化物或氧化物，以及所述至少一种材料。可以通过诸如原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)的沉积方法形成第一应力源层130。沉积方法可以包括将靶衬底放置在腔室中、将腔室加热至特定温度、以及供应源以在靶衬底上沉积源材料。

可以依次在第一应力源层130上形成铪氧化物层110和第二应力源层150(S420)。也可以通过诸如ALD、CVD或PVD的沉积方法形成铪氧化物层110和第二应力源层150。

可以对第一应力源层130、铪氧化物层110和第二应力源层150进行热处理(S430)。热处理的温度可以在约400℃至600℃的范围内。铪氧化物层110以及第一应力源层130和第二应力源层150可以由于热处理而膨胀。因为第一应力源层130和第二应力源层150的热膨胀系数大于铪氧化物层110的热膨胀系数，所以第一应力源层130和第二应力源层150可以向铪氧化物层110施加压缩应力。由于压缩应力，铪氧化物层110中的铪氧化物可以结晶成四方晶相。

图5是示出分析在600℃下热处理的膜结构的原子浓度的结果的曲线图。

示例1A的膜结构是通过形成第一应力源层并形成二氧化铪的铪氧化物层而获得的结构，示例2A的膜结构是通过形成钛的第一应力源层、形成二氧化铪的铪氧化物层并形成铌氧化物的第二应力源层而获得的结构。此后，将膜结构加热至600℃。这里，钛和铌氧化物的热膨胀系数大于二氧化铪的热膨胀系数。

通过经由X射线衍射(XRD)分析来分析原子浓度，示例1A和示例2A的铪氧化物层在约30度处显示出峰。这表明示例的铪氧化物层结晶成正交晶相或四方晶相。特别地，这意味着示例2A中的铪氧化物层中存在高程度的四方晶相，其在约30度处显示出高的峰强度。参考曲线图显示了分析在热处理之前在示例1A和示例2A的结构之后的原子浓度的结果，并且示出了在热处理之前在铪氧化物层中未形成四方晶相。

这意味着，当在铪氧化物层的两侧提供热膨胀系数大的应力源层时，尽管在相对低的温度下执行热处理，仍可以获得稳定的四方晶相晶体。

图6是示出分析在500℃下热处理的膜结构的原子浓度的结果的曲线图。示例1B的膜结构是通过形成第一应力源层并形成二氧化铪的铪氧化物层而获得的结构，示例2B的膜结构是通过形成钛的第一应力源层、形成二氧化铪的铪氧化物层并形成铌氧化物的第二应力源层而获得的结构。在500℃下加热膜结构。这里，钛和铌氧化物的热膨胀系数大于二氧化铪的热膨胀系数。

类似地，通过经由XRD分析来分析原子浓度，在500℃下热处理的示例1B和示例2B的铪氧化物层在约30度处表现出峰。这表明示例1B和示例2B的铪氧化物层结晶成正交晶相或四方晶相。特别地，这意味着示例2B中的铪氧化物层中存在许多四方晶相，其在约30度处显示出高的峰强度。

这意味着，当在铪氧化物层的两侧提供热膨胀系数大的应力源层时，即使在低于600℃的500℃下也可以获得稳定的四方晶相晶体。因此，即使在低温下也可以制造包括四方晶相铪氧化物的膜结构。

图7是根据另一实施方式的包括铪氧化物的膜结构100a的剖视图。图7的铪氧化物层110a可以包括彼此隔开的多个子铪氧化物层112、114和116。多个子铪氧化物层112、114和116中的每个的厚度可以为约

子铪氧化物层112、114和116中的每个可以包括结晶的铪氧化物(HfO

子铪氧化物层112、114或116中的至少一个可以包括结晶成四方晶相的铪氧化物。结晶成四方晶相的铪氧化物的含量可以在子铪氧化物层112、114和116中的每个的50％至95％的范围内。随着结晶成四方晶相的铪氧化物的含量比增大，子铪氧化物层112、114和116可以保持稳定状态并且具有高介电常数。

子铪氧化物层112、114或116中的至少一个还可以包括结晶成正交晶相和/或单斜晶相的铪氧化物。结晶成四方晶相的铪氧化物之间的位移空间可以用结晶成正交晶相或单斜晶相的铪氧化物填充。结晶成正交晶相和/或单斜晶相的铪氧化物的含量可以低于结晶成四方晶相的铪氧化物的含量。例如，结晶成正交晶相和/或单斜晶相的铪氧化物的含量可以为铪氧化物层110a的20％或更少。

铪氧化物层110a还可以包括掺杂剂。掺杂剂可以具有比铪离子的离子半径小的离子半径。例如，掺杂剂可以是诸如Li、Be、Mg、Al、Si、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ge、Nb、Mo、Tc、Ru、Rh、Pd、Sn、Sb、Ta、W、Re、Os、Ir、Pt、Bi、Po等或其组合的离子。

例如，子铪氧化物层112、114和116可以每个包括掺杂剂或可以不每个包括掺杂剂，并且子铪氧化物层112、114和116中的每个可以包括不同的掺杂剂。掺杂剂可以具有比铪离子的离子半径小的离子半径。例如，掺杂剂可以是诸如Li、Be、Mg、Al、Si、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ge、Nb、Mo、Tc、Ru、Rh、Pd、Sn、Sb、Ta、W、Re、Os、Ir、Pt、Bi、Po等或其组合的离子。

图7的膜结构100a还可以包括在铪氧化物层110a之间以及在第一应力源层130和第二应力源层150之间的第三应力源层170，第三应力源层170包括子应力源层171和173。子应力源层171和173可以与子铪氧化物层112、114和116交替地提供以与子铪氧化物层112、114和116物理接触。

子应力源层171和173可以向第一应力源层130和第二应力源层150以及第一应力源层130与第二应力源层150之间的子铪氧化物层112、114和116施加压缩应力。子应力源层171和173的热膨胀系数可以大于铪氧化物层110a的热膨胀系数。例如，子应力源层171和173中的至少一个的热膨胀系数可以是铪氧化物层110a的热膨胀系数的1.5倍或更大。备选地，子应力源层171和173中的至少一个的热膨胀系数可以为7μm/K或更大。

类似于第一应力源层130和第二应力源层150，子应力源层171和173可以包括氧化物。例如，第一应力源层130和第二应力源层150中的至少一个可以包括钛氧化物、铁氧化物、镍氧化物、钴氧化物、铬氧化物和其组合中的至少一种。子应力源层171和173可以包括电介质材料。子应力源层171和173可以与铪氧化物层110a一起执行电介质膜功能。

通过如上所述地在铪氧化物层110a之间布置子应力源层171和173，铪氧化物层110a中的铪氧化物可以结晶成更高含量比的四方晶相。

图7示出了三个子铪氧化物层112、114和116以及两个子应力源层171和173，但实施方式不限于此。子铪氧化物层的数量和子应力源层的数量可以变化。

当将掺杂剂添加到铪氧化物层时，掺杂剂可以遍及铪氧化物层均匀地分布。图8是示出根据一实施方式的依据所添加的掺杂剂的位置来分析铪氧化物层的原子浓度的结果的曲线图。

示例j是分析在将两个掺杂剂层添加到铪氧化物层110b的中心区域之后加热的结构的原子浓度的结果，示例k是分析在将掺杂剂添加到铪氧化物层110c的高度的1/3的区域和铪氧化物层110c的高度的2/3的区域之后加热的结构的原子浓度的结果。在示例j和示例k的铪氧化物层110b和110c两者中在约30度处出现峰。这表明示例j和示例k的铪氧化物层110b和110c结晶成正交晶相和/或四方晶相。特别地，在示例k中，在约30度处的峰的强度更强。这意味着在示例k的铪氧化物层110c中存在更高程度的四方晶相。也就是，可以通过遍及整个铪氧化物层将掺杂剂均匀地沉积在铪氧化物层上来获得具有更高程度的四方晶相的铪氧化物层。

图9是示出根据一实施方式的电子器件1000的结构的示意性剖视图。

电子器件1000可以包括半导体层600、在半导体层600上的绝缘层200、在绝缘层200上的电介质层300、以及在电介质层300上的第一导电层400。

半导体层600可以包括半导体衬底(未示出)。半导体衬底可以包括硅衬底、锗衬底或硅锗衬底。半导体层600可以至少包括比如金属或半导体的材料，例如Al、Si、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Cs、Ba、Hf、Ta、W、Re、Os、Ir、Pt、Au等中的一种，或者可以包括氮化物或氧化物，以及所述至少一种材料。

绝缘层200可以包括用于抑制或防止电泄漏的层。例如，绝缘层200可以包括比如Si氧化物(SiO

电介质层300可以是上述包括铪氧化物的膜结构100和100a中的任何一个。膜结构100和100a的第一应力源层130和第二应力源层150可以由具有比铪氧化物层110至110c中的铪氧化物的热膨胀系数大的热膨胀系数的电介质材料形成。电介质层300可以用作铁电畴翻转层。

第一导电层400可以包括：金属或金属氮化物，包括TiN、W、Mo、Ni等；导电氧化物，包括RuO

第一导电层400可以是例如栅电极。源电极(未示出)和漏电极(未示出)可以连接到半导体层600。源区域(未示出)和漏区域(未示出)可以提供在半导体层600上，并且源电极和漏电极可以分别连接到其。半导体层600的在源区域与漏区域之间的区域可以是沟道区域。

膜结构100和100a中的每个的第二应力源层150可以由具有比铪氧化物层110和110a中的每个的热膨胀系数大的热膨胀系数的导电材料形成。在这种情况下，第二应力源层150可以用作第一导电层400，因而可以不另外提供第一导电层400。尽管电子器件1000的侧壁被示出为是共面的，但是第一导电层400、电介质层300、绝缘层200和/或半导体层600的侧壁可以彼此不共面。例如，半导体600可以延伸超过电子器件1000，使得包括在半导体层600中的半导体衬底是用于其他电子器件(未示出)的衬底，绝缘层200可以被图案化以限定集成器件上的绝缘区域，和/或第一导电层400可以被图案化为电极和/或布线图案。

电子器件1000可以是例如逻辑晶体管。

图10是示出根据另一实施方式的电子器件2000的结构的示意性剖视图。

除了电子器件2000不包括绝缘层以外，本实施方式的电子器件2000可以与图9的电子器件1000基本相同。

图11是示出根据另一实施方式的电子器件3000的结构的示意性剖视图。

除了在绝缘层200与电介质层300之间还提供第二导电层500以外，本实施方式的电子器件3000与图9的电子器件1000基本相同。膜结构100和100a中的每个的第一应力源层130可以由具有比铪氧化物层110和110a的热膨胀系数大的热膨胀系数的导电材料形成。在这种情况下，第一应力源层130可以用作第二导电层，因此，可以不提供第二导电层。

图9至图11的电子器件1000、2000和3000还可以包括源电极和漏电极(未示出)，并且例如用作晶体管器件。

图12是示出根据另一实施方式的电子器件4000的结构的示意性剖视图。

电子器件4000包括第二导电层500、在第二导电层500上的电介质层300、以及在电介质层300上的第一导电层400。电介质层300可以是包括铪氧化物的膜结构100或100a。膜结构100和100a的第一应力源层130和第二应力源层150可以由具有比铪氧化物层110和110a的热膨胀系数大的热膨胀系数的导电材料形成。在这种情况下，第一应力源层130用作第二导电层500，并且第二应力源层150用作第一导电层400，因此可以不提供第一导电层400和第二导电层500。

第一导电层400和第二导电层500可以被图案化，例如被图案化为电极或布线图案，其中第一导电层400或第二导电层500中的一个是存储电极，另一个是连接到晶体管(未示出)的接触电极。因此，电介质层300可以是动态随机存取存储器(DRAM)器件中的电介质层。此外，由于电介质层300可以表现出铁电特性，因此该DRAM器件可以是铁电RAM(FRAM)，其中电介质层300是铁电存储层。尽管被示出为线形结构的堆叠，但是包括电子器件4000的FRAM的存储结构可以呈现其他形状，例如，第一导电层400和第二导电层500可以不完全覆盖电介质层300的表面，并且/或者电子器件4000可以包括沟槽状结构，使得该电子器件被包括为沟槽型FRAM存储器区域和/或器件的一部分，其中第一导电层400和第二导电层500的侧壁与电介质层300的侧壁不共面。

图13是示出根据另一实施方式的电子器件5000的结构的示意性剖视图。

除了在第二导电层500与电介质层300之间还提供绝缘层200以外，本实施方式的电子器件5000与图12的电子器件4000基本相同。在这种情况下，膜结构100和100a中的每个的第一应力源层130可以由具有比铪氧化物层110和110a的热膨胀系数大的热膨胀系数的电介质材料形成。

图12和图13的电子器件4000和5000可以是例如电容器，并包括具有高介电常数的电介质层300，因此可以表现出高电容。

图14A示出了根据一实施方式的金属-绝缘体-金属(MIM)电容器的结构。

层间绝缘膜203可以堆叠在半导体衬底201上。接触插塞205可以形成为填充通过其暴露半导体衬底201的接触孔。模制绝缘膜213可以形成在具有接触插塞205的半导体衬底上。如图14A所示，模制绝缘膜213可以具有其中下模制绝缘膜207、蚀刻停止膜209和上模制绝缘膜211依次堆叠在具有接触插塞205的半导体衬底上的结构。然而，示例实施方式不限于此，例如，蚀刻停止膜209可以直接形成在接触插塞205的上表面和层间绝缘膜203上。在其他实施方式中，模制绝缘膜213可以形成为包括下模制绝缘膜207和上模制绝缘膜211的双层模制绝缘膜，或形成为单个模制绝缘膜。下模制绝缘膜207和上模制绝缘膜211可以相对于蚀刻停止膜209具有蚀刻选择性。例如，当下模制绝缘膜207和上模制绝缘膜211由硅氧化物膜形成时，蚀刻停止膜209可以由硅氮化物膜形成。可以通过图案化模制绝缘膜213来形成存储节点孔215，存储节点孔215暴露接触插塞205的上表面和与接触插塞205相邻的层间绝缘膜203的上表面。

导电膜可以形成在具有存储节点孔215的半导体衬底的整个表面上。导电膜可以形成为具有优异的台阶覆盖性、在随后的电介质膜形成工艺期间的抗变形性和抗氧化性的导电膜。例如，该导电膜可以由至少一种金属氮化物膜(例如钛氮化物膜(TiN)、钛硅氮化物膜(TiSiN)、钛铝氮化物膜(TiAlN)、钽氮化物膜(TaN)、钽硅氮化物膜(TaSiN)、钽铝氮化物薄膜(TaAlN)和钨氮化物膜(WN))形成。导电膜可以被蚀刻以在存储节点孔150中被隔离，从而形成下电极217'。

缓冲绝缘膜(未示出)也可以形成在下电极导电膜上。可以形成在存储节点孔215中被隔离的下电极217'以及在存储节点孔215中被隔离的缓冲绝缘膜图案。缓冲绝缘膜图案可以被选择性地去除以具有暴露下电极的内壁的结构。可以形成电介质膜224，在该电介质膜224中，下电介质膜219和上电介质膜223依次堆叠在具有下电极217'的半导体衬底201的整个表面上。下电介质膜219和上电介质膜223可以是根据任何实施方式的电介质单层薄膜。特别地，下电介质膜219和上电介质膜223可以是其间插置有中间电介质膜221的第一应力源层和/或第二应力源层。中间电介质膜221可以是例如包括成四方晶相的铪氧化物的铪氧化物层。

上电极225可以形成在上电介质膜223上。上电极225可以由具有比下电极217'的功函数大的功函数的金属膜形成。

例如，上电极225可以由至少一种贵金属膜(例如Ru膜、Pt膜和/或Ir膜)、Ta

图14A的MIM电容器可以具有凹结构或圆筒形结构。

图14B示出了沟槽电容器型动态随机存取存储器(DRAM)的结构。

参照图14B，在P型半导体衬底320上，器件隔离区域可以用场氧化物膜321限定，并且栅电极323以及源极/漏极区域322和322'可以形成在器件隔离区域中。可以形成高温氧化物(HTO)膜作为层间绝缘膜324。不是沟槽的区域可以用沟槽缓冲层覆盖，并且源极区域322的一部分可以敞开以形成接触部分。

沟槽形成在层间绝缘膜324的侧壁中，并且侧壁氧化物膜325可以遍及沟槽的整个侧壁形成。侧壁氧化物膜325可以补偿半导体衬底中由蚀刻以形成沟槽而造成的损坏，并且还可以用作半导体衬底320与存储电极326之间的电介质膜。源极区域322的部分(除了源极区域的靠近栅电极323的其他部分以外)的侧壁部分可以被完全暴露。

PN结(未示出)可以通过杂质注入形成在源极区域的侧壁部分中。沟槽可以形成在源极区域322中。沟槽的靠近栅电极的侧壁可以直接接触源极区域322，并且PN结可以通过向源极区域中注入额外的杂质而形成。

存储电极326可以形成在层间绝缘膜324的部分、暴露的源极区域以及沟槽中的侧壁氧化物膜325上。存储电极可以是例如具有在两个应力源层之间的铪氧化物层的膜结构的实施方式，并且可以形成为除了源极区域322的靠近栅电极的部分之外接触与沟槽的上侧壁接触的整个源极区域322。接下来，可以沿着存储电极326的上表面形成作为电容电介质膜的绝缘膜327，并且可以在其上形成作为板电极328的多晶硅层，从而完成沟槽电容器型DRAM。

作为存储电极326，多晶硅层可以形成在层间绝缘膜324的部分、暴露的源极区域322和沟槽中的侧壁氧化物膜325的表面上。因为存储电极326形成为除了源极区域322的靠近栅电极的部分之外自发地接触与沟槽的上侧壁接触的整个源极区域322，所以接触面积可以扩大，从而导致与存储电极326的更可靠的接触以及电容器的电容的显著增大。

上述电子器件1000、2000、3000、4000和5000还可以包括集成器件。集成器件可以是例如硅基集成电路的部分，并且集成电路可以包括电容器、晶体管、存储器器件等。这样的器件可以具有拥有高介电常数或铁电特性的电介质层，从而实现高性能和小型化。

以上已经参照附图中示出的实施方式描述了膜结构100和100a、其制造方法以及电子器件，但这仅是示例，对本领域普通技术人员将明显的是，可以进行各种修改并且可以得出其他等同实施方式。虽然以上已经详细描述了许多事项，但是它们应被解释为是对某些实施方式的说明，而不是限制本公开的范围。因此，本公开的范围不应由在此阐述的实施方式而应由权利要求中描述的技术精神确定。

根据上述结构和制造方法，提供了具有优良的稳定性和高介电常数的电介质层。

上述膜结构可以用于各种类型的电子器件，诸如晶体管、电容器、集成电路器件等，并且这样的电子器件可以表现出优良的操作性能。

应理解，在此描述的实施方式应仅在描述性意义上考虑，而不是出于限制的目的。对每个实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，可以在不背离如由所附权利要求限定的精神和范围的情况下在其中进行在形式和细节上的各种改变。

本申请要求享有2019年12月13日在韩国知识产权局提交的韩国专利申请第10-2019-0167139号的权益，该韩国专利申请的公开内容通过引用全文合并于此。