一种三电平降压DC-DC转换器的飞行电容电压平衡电路

摘要

本发明涉及一种三电平降压DC‑DC转换器的飞行电容电压平衡电路，属于电子电路技术领域。包括采样保持电路、比较选择电路、逻辑控制电路和VCF调节电路；采样保持电路的输入端接三电平DC‑DC主电路的VA端，其输出信号VHOLD与比较选择电路的输入端相连；逻辑控制信号的输入端接比较选择电路的输出信号VCMP2、VCMP3以及相位φ2和φ4阶段的检测信号Vφ2和Vφ4；VCF调节电路的输入信号接逻辑控制电路的输出信号VCH，其输出信号与三电平DC‑DC主电路的VA端相连接，从而构成一个闭合环路。该电路在进行飞行电容平衡的时候不需要用占空比信号来进行补偿，故而减小了电感电流纹波和输出电压纹波，提高了系统的能量转换效率。

说明书

技术领域

本发明属于电子电路技术领域，尤其涉及三电平降压DC-DC转换器的飞行电容电压平衡电路。

背景技术

电压转换器作为电源传输电路的关键元件，直接影响着电子产品的尺寸大小、功率效率等。随着计算机和通信产品对电压转换器小型化需求的不断增加，高功率密度负载点(POL)转换器拓扑结构成为现代电子设备领域的迫切需要。相对于传统二电平的降压转换器，三电平降压转换器在减小器件电压应力和电感电流纹波、降低开关损耗和传导损耗、提高转换效率和功率密度方面具有独特的优势。然而由于开关频率变化、飞行电容和功率开关寄生电容存在以及控制信号之间的时间不匹配等因素，会导致飞行电容电压无法平衡到输入电压V

目前针对三电平转换器飞行电容平衡问题的研究主要如文献【X.Liu，C.Huang，and P.K.T.Mok，“A high-frequency three-level Buck converter with real-timecalibration and wide output range for fast-DVS，”IEEE J.Solid-State Circuits，vol.53，no.2，pp.582–595，Feb.2018.】所示，其中涉及的飞行电容校准电路可以将飞行电容电压稳定在V

发明内容

要解决的技术问题

为了解决传统三电平转化器中利用占空比信号补偿飞行电容不平衡从而产生较大电流、电压纹波的问题，本发明提出一种三电平降压转换器的飞行电容电压平衡电路，且由飞行电容电压平衡电路和三电平DC-DC主电路、环路逻辑控制电路、电平移位与驱动电路组成的三电平降压转换器电路。在不影响占空比的条件下解决了飞行电容的不平衡问题，提高了三电平降压转换器的工作效率。

技术方案

一种三电平降压DC-DC转换器的飞行电容电压平衡电路，其特征在于包括采样保持电路、比较选择电路、逻辑控制电路和V

本发明技术方案更进一步的说：所述的采样保持电路包括第一延迟单元模块和第二延迟单元模块、第一下降沿检测电路和第二下降沿检测电路、开关S

本发明技术方案更进一步的说：所述的比较选择电路包括比较器CMP2、CMP3，其负向端与采样保持电路的输出端V

本发明技术方案更进一步的说：所述的逻辑控制电路包括两个与门AND1和AND2、两个或非门NOR1和NOR2、以及一个或门OR；与门AND1的输入一端接比较器CMP2的输出信号V

本发明技术方案更进一步的说：所述的V

本发明技术方案更进一步的说：包括三电平DC-DC主电路、飞行电容电压平衡电路、环路逻辑控制电路和电平移位与驱动电路，三电平DC-DC主电路的输出信号VA与飞行电容电压平衡电路的输入相连，同时飞行电容电压平衡电路的输出信号反馈到三电平DC-DC主电路的输出信号VA；三电平DC-DC主电路的输出信号VOUT与环路逻辑控制电路的输入相连，环路逻辑控制电路的输出信号V1、V2、V3、V4和电平移位与驱动电路的输入相连，电平移位与驱动电路的输出信号VG1、VG2、VG3、VG4与三电平DC-DC主电路的输入相连。

一种对三电平降压转换器结构进行的飞行电容电压平衡方法，其特征在于根据三电平DC-DC主电路中四个功率管的栅极电压大小V

有益效果

本发明提出的一种三电平降压转换器的飞行电容电压平衡电路，飞行电容电压平衡电路通过在相位φ

相比于背景技术中提出的共模反馈(CMFB)的差分放大器(DDA)的实时校准方案，该电路采用两条独立环路来分别控制V

本发明还提出了一种新型的飞行电容电压平衡方式：提出了利用电流注入来实现飞行电容电压调节的方法，并在三电平工作周期的φ2、φ4阶段通过采样保持和比较选择实现飞行电容电压的平衡调节，提升了系统性能。

附图说明

图1为本发明提出的三电平降压DC-DC转换器飞行电容平衡电路结构框图；

图2为本发明提出的三电平降压DC-DC转换器飞行电容平衡电路原理图；

图3为本发明提出的三电平降压DC-DC转换器飞行电容平衡电路中采样保持电路原理图；

图4为本发明提出的三电平降压DC-DC转换器飞行电容平衡调节电路原理图；

图5为本发明提出的三电平降压DC-DC转换器部分飞行电容平衡技术工作时序图。

具体实施方式

现结合实施例、附图对本发明作进一步描述：

参照图1-5，本发明提出的一种具有飞行电容平衡技术的三电平降压转换器由三电平DC-DC主电路1、飞行电容电压平衡电路2、环路逻辑控制电路3、电平移位与控制电路4共四部分组成。

三电平DC-DC主电路1的输出信号V

所述的三电平降压转换器可分为两个主要环路，第一环路为飞行电容电压平衡电路2，第二环路为由逻辑控制电路3和电平移位与驱动电路4组成的输出电压控制环路。第一环路在相位φ

所述三电平DC-DC转换器主电路1由四个功率管M

所述飞行电容电压平衡电路2由采样保持电路、比较选择电路、逻辑控制电路和V

采样保持电路由第一延迟单元模块和第二延迟单元模块、第一下降沿检测电路和第二下降沿检测电路、开关S

比较选择电路由比较器CMP2、CMP3组成，其负向端与采样保持电路的输出端V

逻辑控制电路由两个与门AND1和AND2、两个或非门NOR1和NOR2、以及一个或门OR组成。与门AND1的输入一端接比较器CMP2的输出信号V

V

所述环路逻辑控制电路3由两个分压电阻R

所述电平移位与驱动电路4的输出端V

参照图2-5，本发明提出的飞行电容平衡电路的具体实施如下，该平衡电路有两个调节阶段：相位φ2调节阶段和相位φ4调节阶段。根据三电平降压转换器的基本工作原理，可根据三电平DC-DC主电路中四个功率管的栅极电压大小V

当三电平降压转换器从相位φ1阶段转到相位φ2阶段时，开关节点电压V

其中D为三电平降压转换器占空比，T为周期，R

式(1)表明，当三电平降压转换器的输入电压V

当三电平降压转换器从相位φ3阶段切换到相位φ4阶段时，开关电压V

当相位φ2阶段可以将V