目标版图和掩膜版版图的修正方法及半导体结构

摘要

一种目标版图和掩膜版版图的修正方法及半导体结构，所述目标版图的修正方法包括：提供基底；检测所述基底的缺陷；在所述基底表面获取缺陷图形，所述缺陷在所述基底表面的投影在所述缺陷图形内，所述缺陷图形包括若干第一图形；提供初始目标版图，所述初始目标版图包括若干初始图形；对所述缺陷图形和所述初始目标版图进行比较处理，在所述初始目标版图中获取待修正图形，所述待修正图形为初始图形中与所述第一图形至少部分重合的部分；对所述待修正图形进行预处理以形成目标版图。所述方法能够提高光刻图形的精度。

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种目标版图和掩膜版版图的修正方法及半导体结构。

背景技术

光刻技术是半导体制作技术中至关重要的一项技术，其能够实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光或反光的区域照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图案的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图形对硅片进行刻蚀，将掩模版图案进一步转移至硅片上。

然而，在制造掩膜版的过程中，由于各种不可测的因素，例如环境、基底的纹路、光刻胶等的一系列问题，会导致制得的掩膜版存在缺陷，从而降低形成的光刻图形的精度。

发明内容

本发明解决的技术问题是提供一种目标版图和掩膜版版图的修正方法及半导体结构，以提高在硅片上形成的光刻图形的精度。

为解决上述技术问题，本发明的技术方案提供一种目标版图的修正方法，包括：提供基底；检测所述基底的缺陷；在所述基底表面获取缺陷图形，所述缺陷在所述基底表面的投影在所述缺陷图形内，所述缺陷图形包括若干第一图形；提供初始目标版图，所述初始目标版图包括若干初始图形；对所述缺陷图形和所述初始目标版图进行比较处理，在所述初始目标版图中获取待修正图形，所述待修正图形为初始图形中与所述第一图形至少部分重合的部分；对所述待修正图形进行预处理以形成目标版图。

可选的，所述待修正图形的轮廓包括第一线段，所述第一线段与所述第一图形相邻或部分重合。

可选的，所述第一图形与所述待修正图形重合部分的轮廓为第一轮廓；所述比较处理还包括：获取第一间距，所述第一间距为所述第一轮廓和所述第一线段之间的最大距离；比较所述第一间距与第一预设值之间的大小。

可选的，若所述第一间距小于或等于所述第一预设值，所述预处理包括：将所述第一线段切分为若干第一子线段；从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；沿第一方向将所述第一待修正线段移动第二预设距离，所述第一方向为垂直于所述第一线段且朝向所述待修正图形的方向。

可选的，若所述第一间距大于或等于所述第一预设值，所述预处理包括：将所述第一线段切分为若干第一子线段；从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；沿第二方向将所述第一待修正线段移动第三预设距离，所述第二方向为垂直于所述第一线段且背向所述待修正图形的方向。

可选的，所述第一图形的形状为中心对称图形；所述比较处理还包括：判断所述第一图形的对称中心是否在所述待修正图形的范围外。

可选的，若所述第一图形的对称中心在所述待修正图形的范围外，所述预处理包括：将所述第一线段切分为若干第一子线段；从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；沿第一方向将所述第一待修正线段移动第二预设距离，所述第一方向为垂直于所述第一线段且朝向所述待修正图形的方向。

可选的，所述比较处理还包括：当所述第一图形的对称中心在所述待修正图形的范围内时，获取第二间距，所述第二间距为所述第一图形的对称中心和所述第一线段之间的最小间距；比较所述第二间距与第四预设值之间的大小。

可选的，若所述第二间距小于或等于所述第四预设值，所述预处理包括：将所述第一线段切分为若干第一子线段；从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；沿第一方向将所述第一待修正线段移动第二预设距离，所述第一方向为垂直于所述第一线段且朝向所述待修正图形的方向。

可选的，若所述第二间距大于或等于所述第四预设值，所述预处理包括：将所述第一线段切分为若干第一子线段；从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；沿第二方向将所述第一待修正线段移动第三预设距离，所述第二方向为垂直于所述第一线段且背向所述待修正图形的方向。

可选的，所述待修正图形的轮廓还包括第二线段，所述第二线段与所述第一线段相邻且互相平行；所述预处理还包括：将所述第二线段切分为若干第二子线段；从所述若干第二子线段中获取第二待修正线段，所述第二待修正线段在所述第一线段上的投影与所述第一待修正线段重合；在垂直于所述第二线段的方向上，将所述第二待修正线段朝向背离所述第一线段的方向移动第五预设距离。

可选的，在所述预处理后，所述第一待修正线段与所述第一图形的轮廓间的最小距离大于或等于第六预设值。

可选的，所述第一预设值的范围为20纳米以下。

可选的，所述第二预设距离的范围为20纳米以下。

可选的，所述第三预设距离的范围是10纳米至20纳米。

可选的，所述第四预设值的范围为10纳米以下。

可选的，所述第六预设值的范围为10纳米以上。

相应的，本发明的技术方案还提供一种掩膜版版图的修正方法，包括：对上述任一目标版图的修正方法所形成的目标版图进行光学临近修正，以形成掩膜版版图。

相应的，本发明的技术方案还提供一种半导体结构，包括：基底；位于所述基底表面的遮光层，所述遮光层暴露出部分所述基底表面，且所述暴露出的基底表面的图形与上述掩膜版版图的修正方法中形成的掩膜版版图相同。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明的技术方案的目标版图的修正方法中，一方面，提供初始目标版图，所述初始目标版图包括若干初始图形，所述初始目标版图用于后续形成掩膜版，其中，所述初始图形为掩膜版的透光区或反光区的图形；另一方面，提供基底，并检测所述基底的缺陷以根据所述缺陷获取缺陷图形，所述缺陷图形包括若干第一图形，由于获取待修正图形后对所述待修正图形进行预处理，而所述待修正图形为与所述第一图形至少部分重合的初始图形，因此，所述预处理能够针在所述透光区或反光区的缺陷，修正所述初始目标版图，以形成目标版图，从而以所述目标版图形成掩膜版，并以所述掩膜版形成光刻图形时，能够减少所述基底的缺陷对光刻图形的影响，从而提高所述光刻图形的精度。

进一步，一方面，由于沿所述第一方向将所述第一待修正线段移动第二预设距离，能够减少所述第一图形与所述待修正图形的重合部分，即，后续形成的掩膜版能够减小所述缺陷在所述透光区或反光区的部分，从而，后续光线经过所述透光区或反光区时，能够减少所述透光区或反光区的缺陷部分所引起的、不被期望的衍射或反射，以提高所形成的光刻图形的精度；另一方面，由于所述第一间距小于或等于所述第一预设值，因此，所述第一图形与所述待修正图形重合的部分较少，能够以较小的第二预设距离形成不与所述第一图形重合的待修正图形，从而在针对所述缺陷改善所述初始目标图形的同时，能够减少所述预处理对所述初始目标版图尺寸造成的影响，减少对后续形成的半导体器件的电学性能的影响。

进一步，一方面，由于沿所述第二方向将所述第一待修正线段移动第三预设距离，即，增加了所述待修正图形宽度方向的尺寸，因此，后续形成光刻图形时，能够减少由于所述缺陷引起的光刻图形的断线问题，从而提高所述光刻图形的精度；另一方面，由于所述第一间距大于或等于所述第一预设值，所述第一图形与所述待修正图形重合的部分较多，因此向所述第二方向移动所述第一待修正线段时，较小的第三预设距离即能够减少产生所述断线问题的可能性，同时，由于所述第三预设距离较小，因此还能够减少所述待修正图形与相邻初始图形之间，在后续形成光刻图形时，产生的光刻图形相连问题的概率。

附图说明

图1是一种掩膜版的剖面结构示意图；

图2是本发明实施例的目标版图的修正方法的流程示意图；

图3至图5是本发明实施例的目标版图的修正过程中的结构示意图；

图6是本发明实施例中的第一比较结果时预处理的流程示意图；

图7至图9是本发明实施例中的第一比较结果时预处理过程的结构示意图；

图10是本发明实施例中的第二比较结果时预处理的流程示意图；

图11至图13是本发明实施例中的第二比较结果时预处理过程的结构示意图；

图14是本发明实施例的半导体结构的结构示意图；

图15是本发明另一实施例的目标版图的修正方法的预处理流程示意图；

图16至图18是本发明另一实施例的第一比较结果时预处理过程的结构示意图；

图19至图21是本发明另一实施例的第二比较结果时预处理过程的结构示意图；

图22至图25是本发明又一实施例的目标版图的修正过程中的结构示意图；

图26是本发明又一实施例中的比较处理的流程示意图。

具体实施方式

如背景技术所述，由于掩膜版存在缺陷，从而会降低形成的光刻图形的精度。

图1是一种掩膜版的剖面结构示意图，包括：基底10，所述基底包括区域A和区域B；位于区域B表面的遮光层11，且所述遮光层11暴露出所述区域A。

在上述掩膜版中，后续在曝光步骤中，光线通过掩模版的区域A照射至光刻胶上，并与光刻胶发生光化学反应；在所述曝光步骤后，通过对经过光照的光刻胶进行显影以形成光刻图形，实现掩模版图案的转移。

然而，由于在区域A的基底10内存在缺陷，因此光线经过所述区域A时，会形成不被期望的衍射或反射，导致降低了形成的光刻图形的精度。

为了解决上述技术问题，本发明技术方案提供一种掩膜版版图的修正方法，通过针对掩膜版基底中的缺陷，对所述掩膜版的初始目标版图进行预处理，减少掩膜版基底中的缺陷对光刻图形的影响，从而提高光刻图形的精度。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2是本发明实施例的目标版图的修正方法的流程示意图。

请参考图2，所述目标版图的修正方法包括：

步骤S10，提供基底；

步骤S20，检测所述基底的缺陷；

步骤S30，根据所述缺陷在所述基底表面获取缺陷图形，所述缺陷图形包括若干第一图形，所述缺陷在所述基底表面的投影在所述缺陷图形内；

步骤S40，提供初始目标版图，所述初始目标版图包括若干初始图形；

步骤S50，对所述缺陷图形和所述初始目标版图进行比较处理，所述比较处理包括：在所述初始目标版图中获取待修正图形，所述待修正图形为初始图形中与所述第一图形至少部分重合的部分；

步骤S60，对所述待修正图形进行预处理以形成目标版图。

一方面，所述初始目标版图用于后续形成掩膜版，其中，所述初始图形为掩膜版的透光区或反光区的图形；另一方面，所述待修正图形为所述初始图形中与所述第一图形至少部分重合的部分，因此，所述预处理能够针在所述透光区或反光区的缺陷，修正所述初始目标版图，以形成目标版图，从而以所述目标版图形成掩膜版，并以所述掩膜版形成光刻图形时，能够减少所述基底的缺陷对光刻图形的影响，从而提高所述光刻图形的精度。

在本实施例中，所述步骤S10先于所述步骤S40执行。在其他实施例中，所述步骤S10与所述步骤S40同时执行，或所述步骤S40先于所述步骤S10执行。

以下结合附图进行详细说明。

图3至图5是本发明实施例的目标版图的修正过程中的结构示意图。

请参考图3和图4，图3是图4的俯视结构示意图，图4是图3在A-A1方向上的剖面结构示意图，提供基底100；检测所述基底100内的缺陷103；根据所述缺陷103在所述基底100表面获取缺陷图形，所述缺陷图形包括若干第一图形101，所述缺陷103在所述基底100表面的投影102在所述缺陷图形内，即，所述投影102位于所述缺陷图形中与所述投影102对应的第一图形101内。

所述基底100用于后续形成掩膜版的透光层或反光层，所述基底100包括若干层重叠的透光材料层或反光材料层。

所述缺陷103为形成所述基底100时在所述基底100内部形成的纹路，或由于环境等各种不可测因素的影响，导致形成所述基底100时，在所述基底100内部形成的其他缺陷。

由于所述投影102位于所述缺陷图形中与所述投影102对应的第一图形101内，因此，能够确保后续比较处理中获取的待修正图形为被所述缺陷103所影响的初始图形，从而在后续步骤中实现针对所述待修正图形的预处理，以减少半导体结构形成过程中的光刻图形被所述缺陷103影响，进而提高所述光刻图形的精度。

在本实施例中，所述第一图形101的范围大于所述投影102的范围。

由于第一图形101的范围大于所述投影102的范围，因此，当所述投影102为不规则形状时，所述第一图形101能够采用规则形状，从而简化后续比较处理和预处理中的计算。

在其他实施例中，第一图形的范围等于缺陷在基底表面的投影的范围，即所述第一图形与所述投影重合。

由于第一图形的范围等于缺陷在基底表面的投影的范围，因此，能够更精确的获得所述初始图形与所述缺陷重合的部分的范围，从而，后续预处理过程中，能够使待修正图形的变形程度更合适，即，能够减少待修正图形的变形量，以减小改变所述待修正图形带来的影响。

在本实施例中，所述第一图形101的形状为矩形。在其他实施例中，第一图形可以是任意形状，例如是圆形、多边形或不规则形状。

请参考图5，提供初始目标版图200，所述初始目标版图200包括若干初始图形202；对所述缺陷图形和所述初始目标版图200进行比较处理，在所述初始目标版图200中获取待修正图形210，所述待修正图形210为初始图形202中与所述第一图形101至少部分重合的部分。

所述初始目标版图200为掩膜版版图的设计图形。

所述待修正图形210的轮廓包括第一线段211，所述第一线段211与所述第一图形101相邻或部分重合。

所述第一图形101与所述待修正图形210重合部分的轮廓为第一轮廓111，即图5中的第一图形101的阴影部分的轮廓为第一轮廓111。

需要说明的是，为了便于理解，在图5中将所述缺陷图形与所述初始目标版图200重叠。

在本实施例中，所述第一线段211与所述第一图形101部分重合。

在另一实施例中，全部第一图形在待修正图形范围内，且所述第一图形的轮廓与所述待修正图形的轮廓不重合时，第一线段与第一图形相邻。

在本实施例中，所述步骤S50中的比较处理还包括：获取第一间距D1，所述第一间距D1为，在垂直于所述第一线段211的方向上，所述第一轮廓111和所述第一线段211之间的最大距离；比较所述第一间距D1与第一预设值之间的大小，获取第一比较结果或第二比较结果。

在本实施例中，所述第一比较结果为所述第一间距D1小于或等于所述第一预设值，所述第二比较结果为所述第一间距D1大于所述第一预设值。

由于获取了第一比较结果和第二比较结果，因此后续预处理时，能根据所述第一比较结果和第二比较结果，即，所述第一图形与所述待修正图形重合部分的多少，选择更为合适的预处理方法。

在另一实施例中，所述第一比较结果为所述第一间距D1小于所述第一预设值，所述第二比较结果为所述第一间距D1大于或等于所述第一预设值。

所述第一预设值的范围为20纳米以下，在本实施例中，所述第一预设值为17纳米。

第一预设值过大，无法有效区分所述第一图形与所述待修正图形重合部分的多与少，从而，后续预处理过程中，难以选择更为合适的预处理方法；所述第一预设值的范围合适，即所述第一预设值为20纳米以下，能够有效区分所述第一图形与所述待修正图形重合部分的多与少，从而，后续预处理过程中，能够选择更为合适的预处理方法。

后续对所述待修正图形210进行预处理以形成目标版图。具体请参考图6至图11。

图6是本发明实施例中的第一比较结果时预处理的流程示意图。

请参考图6，所述预处理包括：

步骤S61，将所述第一线段切分为若干第一子线段；

步骤S62，从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；

步骤S63，沿第一方向将所述第一待修正线段移动第二预设距离，所述第一方向为垂直于所述第一线段且朝向所述待修正图形的方向。

图7至图9是本发明实施例中的第一比较结果时预处理过程的结构示意图。

请参考图7，将所述第一线段211切分为若干第一子线段(图中未表示)；从所述若干第一子线段中获取第一待修正线段212，所述第一图形101在所述第一线段211上的投影在所述第一待修正线段212的范围内。

请参考图8和图9，图9是将未经过预处理的待修正图形替换为图8中经过预处理的待修正图形的目标版图的示意图，沿第一方向X将所述第一待修正线段212移动第二预设距离T1，所述第一方向X为垂直于所述第一线段211且朝向所述待修正图形210的方向。从而，形成修正图形220以及包括所述修正图形220的目标版图310，其中，所述修正图形220为经过所述第一比较结果时预处理后的待修正图形210。

一方面，由于沿所述第一方向X将所述第一待修正线段212移动第二预设距离T1，能够减少所述第一图形101与所述待修正图形210的重合部分，即，后续形成的掩膜版能够减小所述缺陷103在所述透光区或反光区的部分，从而，后续光线经过所述透光区或反光区时，能够减少所述透光区或反光区的缺陷部分所引起的、不被期望的衍射或反射，以提高所形成的光刻图形的精度。

另一方面，由于所述第一间距D1小于或等于所述第一预设值，因此，所述第一图形101与所述待修正图形210重合的部分较少，能够以较小的第二预设距离T1形成不与所述第一图形101重合的已预处理过的待修正图形210，即，所述修正图形220，从而在针对所述缺陷改善所述初始目标图形的同时，能够减少所述预处理对所述初始目标版图尺寸造成的影响，减少对后续形成的半导体器件的电学性能的影响。

需要说明的是，为了便于理解，在图7和图8中将所述缺陷图形与所述初始目标版图200重叠，并仅示意性的表示出目标版图200中的待修正图形210，以及与所述待修正图形210部分重合的第一图形101。

在本实施例中，所述第二预设距离T1大于所述第一间距D1。从而，能够确保经过所述修正图形220不与所述第一图形101重合，从而避免所述缺陷103对光刻图形的影响。

在本实施例中，所述第二预设距离T1的范围为20纳米以下。

第二预设距离T1较大，则所述第一待修正线段212移动较多，从而，所述预处理对所述初始目标版图尺寸改变过大，从而影响后续形成的半导体器件的电学性能，因此，第二预设距离T1在合适的范围，即，所述第二预设距离T1的范围为20纳米以下时，能够控制所述第一待修正线段212的移动距离，从而减少所述预处理对所述初始目标版图尺寸造成的影响，减少对后续形成的半导体器件的电学性能的影响。

在本实施例中，在所述预处理后，在垂直于所述第一待修正线段212的方向上，所述第一待修正线段212与所述第一图形101的轮廓间的最小距离T2大于或等于第六预设值。

由于所述最小距离T2大于或等于第六预设值，即，使预处理后的待修正图形210与所述第一图形101之间保持一定的间距，因此，后续对所述目标版图进行光学临近修正后，能够减少以所述目标版图形成的掩膜版版图的图形，由于所述学临近修正再次与所述缺陷103重叠的概率，从而提高光刻图形的精度。

在本实施例中，所述第六预设值的范围为10纳米以上。因此，能够使预处理后的待修正图形210与所述第一图形101之间保持较大的间距，从而，所述能够避免以所述目标版图形成的掩膜版版图的图形，由于所述学临近修正再次与所述缺陷103重叠，从而提高光刻图形的精度。

图10是本发明实施例中的第二比较结果时预处理的流程示意图。

请参考图10，所述预处理包括：

步骤S64，将所述第一线段切分为若干第一子线段；

步骤S65，从所述若干第一子线段中获取第一待修正线段，所述第一图形在所述第一线段上的投影在所述第一待修正线段的范围内；

步骤S66，沿第二方向将所述第一待修正线段移动第三预设距离，所述第二方向为垂直于所述第一线段且背向所述待修正图形的方向。

图11至图13是本发明实施例中的第二比较结果时预处理过程的结构示意图。

请参考图11，将所述第一线段211切分为若干第一子线段(图中未表示)；从所述若干第一子线段中获取第一待修正线段213，所述第一图形101在所述第一线段211上的投影在所述第一待修正线段213的范围内。

请参考图12和图13，图13是将未经过预处理的待修正图形替换为图12中经过预处理的待修正图形的目标版图的示意图，沿第二方向Y将所述第一待修正线段213移动第三预设距离T3，所述第二方向Y为垂直于所述第一线段211且背向所述待修正图形210的方向。从而，形成修正图形230以及包括所述修正图形230的目标版图320，其中，所述修正图形230为经过所述第二比较结果时预处理后的待修正图形210。

一方面，由于沿所述第二方向Y将所述第一待修正线段213移动第三预设距离T3，即，在垂直于所述增加了所述第一待修正线段213的方向上，增加了所述待修正图形210的尺寸，因此，后续形成光刻图形时，能够减少由于所述缺陷103引起的光刻图形的断线问题，从而提高所述光刻图形的精度。

另一方面，由于所述第一间距D1大于所述第一预设值，即，所述第一图形101与所述待修正图形210重合的部分较多，因此向所述第二方向Y移动所述第一待修正线段213时，较小的第三预设距离T3即能够减少产生所述断线问题的可能性，同时，由于所述第三预设距离T3较小，还能够减少所述待修正图形210与相邻初始图形之间，在后续形成光刻图形时，产生的光刻图形相连问题的概率。

需要说明的是，为了便于理解，在图11和图12中将所述缺陷图形与所述初始目标版图200重叠，并仅示意性的表示出目标版图200中的待修正图形210，以及与所述待修正图形210部分重合的第一图形101。

在本实施例中，所述第三预设距离T3的范围是10纳米至20纳米。

在本实施例中，在所述预处理后，在垂直于所述第一待修正线段213的方向上，所述第一待修正线段213与所述第一图形101的轮廓间的最小距离T4大于或等于所述第六预设值。

由于所述最小距离T4大于或等于第六预设值，即，使预处理后的待修正图形210与所述第一图形101之间保持一定的间距，因此，后续对所述目标版图进行光学临近修正后，能够减少以所述目标版图形成的掩膜版版图的图形，由于所述学临近修正再次与所述缺陷103重叠的概率，从而提高光刻图形的精度。

相应的，本发明实施例还提供一种掩膜版版图的修正方法，包括：对图9所示实施例的目标版图310进行光学临近修正，以形成掩膜版版图。

相应的，本发明实施例还提供一种掩膜版版图的修正方法，包括：对图13所示实施例的目标版图320进行光学临近修正，以形成掩膜版版图。

图14是本发明实施例的半导体结构的结构示意图。

相应的，本发明实施例还提供一种半导体结构，请在图3和图4的基础上参考图14，包括：基底100；位于所述基底100表面形成遮光层120，所述遮光层120暴露出部分所述基底100表面，且所述暴露出的基底100表面的图形与本发明实施例的掩膜版版图的修正方法所形成的掩膜版版图相同。

图15是本发明另一实施例的目标版图的修正方法的预处理流程示意图，本实施例与上述图2至图13所示实施例的主要区别在于，所述待修正图形的轮廓还包括与所述第一线段相邻且互相平行的第二线段，且所述预处理还包括对所述第二线段的处理，以下将根据附图进行详细说明。

请在图2的基础上参考图15，所述预处理包括：

步骤S70，对所述第一线段进行预处理。

步骤S71，将所述第二线段切分为若干第二子线段；

步骤S72，从所述若干第二子线段中获取第二待修正线段，所述第二待修正线段在所述第一线段上的投影与所述第一待修正线段重合；

步骤S73，在垂直于所述第二线段的方向上，将所述第二待修正线段朝向背离所述第一线段的方向移动第五预设距离。

在本实施例中，步骤S70如图2至图13所示实施例所述，在此不再赘述。

由于将所述第二待修正线段朝向背离所述第一线段的方向移动第五预设距离，因此，在垂直于所述第一线段的方向上，能够进一步增加所述待修正图形的尺寸，即，一方面，当所述预处理为第一比较结果预处理过程时，能够增加部分由于移动所述第一待修正线段，所导致的部分的待修正图形在垂直于第一线段方向上的减小的尺寸，从而减少所述预处理对所述目标版图尺寸的影响，以降低所述预处理对于后续形成的半导体器件的电学性能的影响；另一方面，当所述预处理为第二比较结果预处理过程时，增加的所述待修正图形的尺寸，能够进一步减少所述缺陷引起的光刻图形的断线问题的可能性。

图16至图18是本发明另一实施例的第一比较结果时预处理过程的结构示意图。

请在图8的基础上参考图16，所述待修正图形210的轮廓还包括第二线段214，所述第二线段214与所述第一线段211相邻且互相平行；将所述第二线段211切分为若干第二子线段(图中未表示)；从所述若干第二子线段中获取第二待修正线段215，所述第二待修正线段215在所述第一线段211上的投影与所述第一待修正线段212重合。

请参考图17和图18，图18是将未经过预处理的待修正图形替换为图17中经过预处理的待修正图形的目标版图的示意图，在垂直于所述第二线段214的方向上，将所述第二待修正线段215朝向背离所述第一线段211的方向移动第五预设距离。从而，形成修正图形240以及包括所述修正图形240的目标版图340，其中，所述修正图形340为经过所述第一比较结果时预处理后的待修正图形210。

需要说明的是，为了便于理解，在图16和图17中将所述缺陷图形与所述初始目标版图200重叠，并仅示意性的表示出目标版图200中的待修正图形210，以及与所述待修正图形210部分重合的第一图形101。

在本实施例中，在所述第一比较结果时预处理过程中，所述第五预设距离的大小等于所述第二预设距离T1的大小。从而，使所述修正图形240能够与所述待修正图形210的尺寸保持一致，以减小所述预处理对后续形成的半导体器件的电学性能的影响。

在其他实施例中，在所述第一比较结果时预处理过程中，第五预设距离大于或小于第二预设距离的大小。从而，能够根据所述待修正图形210与相邻的初始图形202之间的间距，灵活选择所述第二待修正线段215的移动距离，以确保移动后的所述第二待修正线段215与相邻的初始图形202之间具有适合的间距，从而，避免由于所述修正图形240与相邻的初始图形202之间的间距过小，产生的光刻图形相连问题的概率。

图19至图21是本发明另一实施例的第二比较结果时预处理过程的结构示意图。

请在图12的基础上参考图19，所述待修正图形210的轮廓还包括第二线段214，所述第二线段214与所述第一线段211相邻且互相平行；将所述第二线段211切分为若干第二子线段(图中未表示)；从所述若干第二子线段中获取第二待修正线段215，所述第二待修正线段215在所述第一线段211上的投影与所述第一待修正线段212重合。

请参考图20和图21，图21是将未经过预处理的待修正图形替换为图20中经过预处理的待修正图形的目标版图的示意图，在垂直于所述第二线段214的方向上，将所述第二待修正线段215朝向背离所述第一线段211的方向移动第五预设距离。从而，形成修正图形250以及包括所述修正图形250的目标版图350，其中，所述修正图形350为经过所述第二比较结果时预处理后的待修正图形210。

需要说明的是，为了便于理解，在图19和图20中将所述缺陷图形与所述初始目标版图200重叠，并仅示意性的表示出目标版图200中的待修正图形210，以及与所述待修正图形210部分重合的第一图形101。

在本实施例中，在所述第二比较结果时预处理过程中，所述第五预设距离的大小等于所述第三预设距离T3的大小。

在其他实施例中，在所述第二比较结果时预处理过程中，第五预设距离大于或小于第三预设距离的大小。

相应的，本发明另一实施例还提供一种掩膜版版图的修正方法，包括：对图18所示实施例的目标版图310进行光学临近修正，以形成掩膜版版图。

相应的，本发明另一实施例还提供一种掩膜版版图的修正方法，包括：对图21所示实施例的目标版图320进行光学临近修正，以形成掩膜版版图。

相应的，本发明另一实施例还提供一种半导体结构，包括：基底；位于所述基底表面形成遮光层，所述遮光层暴露出部分所述基底表面，且所述暴露出的基底表面的图形与上述本发明另一实施例的修正方法所得到的掩膜版版图相同。

图22至图25是本发明又一实施例的目标版图的修正过程中的结构示意图，本实施例与上述图2至图13所示实施例的主要区别在于，步骤S5中的比较处理不同，以下将根据附图进行详细说明。

请在图2的基础上参考图22和图23，图22是图23的俯视结构示意图，图23是图22在B-B1方向上的剖面结构示意图，提供基底300；检测所述基底300内的缺陷303；根据所述缺陷303在所述基底300表面获取缺陷图形，所述缺陷图形包括若干第一图形301，所述缺陷303在所述基底300表面的投影在所述缺陷图形内，即，所述缺陷303位于所述基底300表面的投影在所述缺陷图形中与所述投影对应的第一图形301内。

所述基底300用于后续形成掩膜版的透光层或反光层，所述基底300包括若干层重叠的透光材料层或反光材料层。

所述缺陷303为形成所述基底300时在所述基底300内部形成的纹路，或由于环境等各种不可测因素的影响，导致形成所述基底300时，在所述基底300内部形成的其他缺陷。

所述第一图形301的形状为中心对称图形。

在本实施例中，所述第一图形301的形状为圆形，所述第一图形301具有圆心311。因此，后续比较处理时，能够以更简单的方法判断所述第一图形301与待修正图形重合部分的多少，从而，根据所述重合部分的范围大小进行不同的预处理过程。

在其他实施例中，第一图形是，例如是圆形、多边形或不规则形状。

在本实施例中，所述第一图形301的范围等于所述缺陷303在所述基底300表面的投影的范围，即所述第一图形301与所述投影重合。在其他实施例中，第一图形的范围大于缺陷在基底表面的投影的范围。

请参考图24和图25，提供初始目标版图400，所述初始目标版图400包括若干初始图形402；对所述缺陷图形和所述初始目标版图400进行比较处理，在所述初始目标版图400中获取待修正图形410，所述待修正图形410为初始图形402中与所述第一图形301至少部分重合的部分。

所述待修正图形410的轮廓包括第一线段411，所述第一线段411与所述第一图形301相邻或部分重合。

需要说明的是，为了便于理解，在图24和图25中将所述缺陷图形与所述初始目标版图200重叠。并且，图24和图25的区别在与，图24中的所述圆心311在所述第一图形301的范围外，图25中的所述圆心311在所述第一图形301的范围内。

在本实施例中，所述第一线段411与所述第一图形301部分重合。

在另一实施例中，全部第一图形在待修正图形范围内，且所述第一图形的轮廓与所述待修正图形的轮廓不重合时，第一线段与第一图形相邻。

后续所述步骤S50中的比较处理还包括：判断所述第一图形301的对称中心，即所述圆心311是否在所述待修正图形410的范围外，具体请参考图26。

图26是本发明又一实施例中的比较处理的流程示意图，需要说明的是，图26中的流程示意图是在获取待修正图形后的流程示意图。

请在图24或图25的基础上参考图26，在获取待修正图形后，所述比较处理还包括：

步骤S81，判断第一图形的对称中心是否在待修正图形的范围外。若所述第一图形的对称中心在所述待修正图形的范围外，执行步骤S82；若所述第一图形的对称中心在所述待修正图形的范围内，执行步骤S83至步骤S85。

步骤S82，获取第三比较结果；

步骤S83，获取第二间距，所述第二间距为所述第一图形的对称中心和所述第一线段之间的最小间距；

步骤S84，比较所述第二间距与第四预设值之间的大小；

步骤S85，获取第四比较结果和第五比较结果。

在本实施例中，若所述第一图形410的对称中心，即所述圆心311在所述待修正图形410的范围内，所述第二间距M1为所述圆心311和所述第一线段411之间的最小间距。

在本实施例中，所述第三比较结果为：所述第一图形301的对称中心在所述待修正图形410的范围外，即所述圆心311在所述待修正图形410的范围外。

在本实施例中，所述第四比较结果为：所述第一图形301的对称中心在所述待修正图形410的范围内，即，所述圆心311在所述待修正图形410的范围内，且所述第二间距M1小于或等于所述第四预设值；所述第五比较结果为：所述第一图形301的对称中心在所述待修正图形410的范围内，即，所述圆心311在所述待修正图形410的范围内，且所述第二间距M1大于所述第四预设值。

在另一实施例中，所述第四比较结果为：所述第一图形的对称中心在所述待修正图形的范围内，且所述第二间距小于所述第四预设值；所述第五比较结果为：所述第一图形的对称中心在所述待修正图形的范围内，且所述第二间距大于或等于所述第四预设值。

在本实施例中，所述第四预设值的范围为10纳米以下。

后续对所述待修正图形210进行预处理以形成目标版图。

在本实施例中，当获取第三比较结果时，所述预处理方法如上述图2至图13所示实施例中第一比较结果时的预处理方法所述，在此不再赘述。

在本实施例中，当获取第四比较结果时，所述预处理方法如上述图2至图13所示实施例中第一比较结果时的预处理方法所述，在此不再赘述。

在本实施例中，当获取第五比较结果时，所述预处理方法如上述图2至图13所示实施例中第二比较结果时的预处理方法所述，在此不再赘述。

在本实施例中，当获取第三比较结果时，所述第二预设距离大于所述第一图形301的半径减去所述圆心311和所述第一线段411之间的最小间距的值。

在本实施例中，当获取第四比较结果时，所述第二预设距离大于所述第一图形301的半径与所述第二间距M1的和。

在本实施例中，当获取第五比较结果时，所述第三预设距离大于所述第一图形301的半径与所述第二间距M1的差。

在本实施例中，所述待修正图形410的轮廓还包括与所述第一线段411相邻且互相平行的第二线段414，且所述预处理还包括对所述第二线段414的处理，对所述第二线段414的处理方法如图15至图21所示实施例所述，在此不再赘述。

相应的，本发明又一实施例还提供一种掩膜版版图的修正方法，包括：对如图22至图26所示实施例的目标版图进行光学临近修正，以形成掩膜版版图。

相应的，本发明又一实施例还提供一种半导体结构，包括：基底；位于所述基底表面形成遮光层，所述遮光层暴露出部分所述基底表面，且所述暴露出的基底表面的图形与上述本发明又一实施例的修正方法所得到的掩膜版版图相同。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。