沟道转换功率多路复用器电路及其操作方法

摘要

示例功率多路复用器(100)包括：第一晶体管(105)，该第一晶体管耦合至第一输入(102)；第二晶体管(106)，该第二晶体管耦合至第一晶体管(105)以将第一输入(102)处的第一电压耦合至输出(101)；第三晶体管，该第三晶体管耦合至第二输入；第四晶体管，该第四晶体管耦合至第三晶体管以将第二输入处的第二电压耦合至输出(101)；二极管放大器(142)，该二极管放大器用于向第一晶体管(105)的栅极(105C)提供第三电压以阻挡反向电流；以及软启动放大器，该软启动放大器用于向第四晶体管的栅极提供第四电压来以恒定的斜率导通第四晶体管。

说明书

技术领域

本申请整体涉及功率多路复用器，并且更具体地涉及沟道转换功率多路复用器电路及其操作方法。

背景技术

功率多路复用器为在两个或更多个输入电源之间切换来提供连续的输出电源的电路、装置等。

发明内容

示例功率多路复用器包括：第一晶体管，该第一晶体管耦合至第一输入；第二晶体管，该第二晶体管耦合至第一晶体管以将第一输入处的第一电压耦合至输出；第三晶体管，该第三晶体管耦合至第二输入；第四晶体管，该第四晶体管耦合至第三晶体管以将第二输入处的第二电压耦合至输出；二极管放大器，该二极管放大器用于向第一晶体管的栅极提供第三电压来阻挡反向电流；以及软启动放大器，该软启动放大器用于向第四晶体管的栅极提供第四电压来以恒定的斜率导通第四晶体管。

附图说明

图1A至图1C示出根据本说明书的各方面构建的示例功率多路复用器电路。

图2示出用于操作图1A至图1C的功率多路复用器电路的示例硬件逻辑或机器可读指令的示例状态图表示。

图3A至图3C、图4A至图4C、图5A至图5C以及图6A至图6C表示处于图2的状态中的相应状态下的图1A至图1C的功率多路复用器电路。

图7为示出图1A至图1C的示例功率多路复用器电路的示例转换的图示。

图8A至图8C示出用于操作图1A至图1C的功率多路复用器电路的示例硬件逻辑或机器可读指令的另一示例状态图表示。

具体实施方式

一般而言，在整个附图和本说明书中，相同的附图标记用于指代相同或类似的部件。附图未按比例绘制。附图中所示的连接线或连接器旨在表示各个元件之间的示例功能关系和/或物理或逻辑耦合。

一些功率多路复用器在输入电源之间切换时展示出不期望的沟道转换行为。例如，输入电源之间的立即转换可导致大的涌入电流(inrush current)、大的反向电流，这可导致电路损坏、负载瞬变不良、由于负载电容和/或电阻导致的不稳定性、输出电压下降等。

现在将详细地参考改善一些功率多路复用器的特性和/或能力的示例，这些示例中的一些在附图中示出。有利地，所描述的示例在宽广范围的负载条件下执行沟道转换，并且没有不期望的沟道转换行为。

图1A至图1C示出根据本说明书的各个方面构建的示例功率多路复用器电路100。为了在第一输入102(例如，第一功率多路复用器输入)和第二输入103(例如，第二功率多路复用器输入)之间选择性地切换输出101(例如，功率多路复用器输出)，示例功率多路复用器电路100包括示例开关电路104。例如，示例开关电路104可用于在第一电源输入和第二电源输入之间切换电源输出。

为了选择性地将第一输入电源耦合的输入102耦合至输出101(诸如在控制器、状态机等的控制下)，示例开关电路104包括示例第一晶体管(例如，n-沟道金属氧化物半导体场效应晶体管(MOSFET)105、场效应晶体管(FET)、双极型结型晶体管(BJT)等)和示例第二晶体管(诸如n-沟道MOSFET 106、FET、BJT等)。示例MOSFET 105和示例MOSFET 106以背靠背的拓扑结构排列，其中它们相应的漏极105A和漏极106A被连接。MOSFET 105的源极105B连接至第一输入102，并且MOSFET 106的源极106B连接至输出101。当MOSFET 105和MOSFET106两者均被导通时，输入102连接至输出101，并且电流能够通过由MOSFET 105和MOSFET106形成的第一沟道A 107在输入102和输出101之间来回流动。MOSFET 105具有体二极管105D，并且MOSFET 106具有体二极管106D。

为了导通MOSFET 105，示例开关电路104包括示例驱动器108。示例驱动器108从输出108A向MOSFET 105的栅极105C输出线路109上的栅极电压。当在线路110上向驱动器108的使能输入108B提供逻辑“高”电压时，驱动器108导通(例如，闭路)MOSFET 105。当MOSFET105闭路时，漏极105A耦合至源极105B。

为了导通MOSFET 106，示例开关电路104包括示例驱动器111。示例驱动器111从输出111A向MOSFET 106的栅极106C输出线路112上的栅极电压。当在线路113上向驱动器111的使能输入111B提供逻辑“高”电压时，驱动器111导通(例如，闭路)MOSFET 106。当MOSFET106闭路时，漏极106A耦合至源极106B。

为了关断MOSFET 105，示例开关电路104包括示例下拉装置(pull-down)114。当向下拉装置114的使能输入114A提供线路115上的逻辑“高”栅极电压时，示例下拉装置114将MOSFET 105的栅极105C处的线路109上的栅极电压拉至输入102处的输入电压VINA，以关断(例如，开路)MOSFET 105并且将漏极105A与源极105B去耦。

为了关断MOSFET 106，示例开关电路104包括示例下拉装置116。当向下拉装置116的使能输入116A提供线路117上的逻辑“高”栅极电压时，示例下拉装置116将MOSFET 106的栅极106C处的线路112上的栅极电压拉至输出101处的输出电压VOUT，以关断(例如，开路)MOSFET 106并将漏极106A与源极106B去耦。

一般而言，当MOSFET 105、106、118、119中的一者已经经由其栅极电压被关断时，其相应的下拉装置114、116、127、129被使能，从而将其相关联的输入102、103与输出101完全去耦。

为了选择性地将第二输入电源耦合的输入103耦合至输出101(诸如在控制器、状态机等的控制下)，示例开关电路104包括第三晶体管(诸如n-沟道MOSFET 118、FET、BJT等)和第四晶体管(诸如n-沟道MOSFET 119、FET、BJT等)。MOSFET 118和MOSFET 119以背靠背的拓扑结构排列，其中它们的相应漏极118A和漏极119A被连接。MOSFET 118的源极118B连接至第二输入103，并且MOSFET 119的源极119B连接至输出101。当MOSFET 118和MOSFET 119两者均被导通时，输入103连接至输出101，并且电流能够通过由MOSFET 118和MOSFET 119形成的第二沟道B 120在输入103和输出101之间来回流动。

为了导通MOSFET 118，示例开关电路104包括示例驱动器121。示例驱动器121从输出121A向MOSFET 118的栅极118C输出线路122上的栅极电压。当在线路123上向驱动器121的使能输入121B提供逻辑“高”电压时，驱动器121导通(例如，闭路)MOSFET 118。当MOSFET118闭路时，漏极118A耦合至源极118B。

为了导通MOSFET 119，示例开关电路104包括示例驱动器124。示例驱动器124从输出124A向MOSFET 119的栅极119C输出线路125上的栅极电压。当在线路126上向驱动器124的使能输入124B提供逻辑“高”电压时，驱动器124导通(例如，闭路)MOSFET 119。当MOSFET119闭路时，漏极119A耦合至源极119B。

为了关断MOSFET 118，示例开关电路104包括示例下拉装置127。当向下拉装置127的使能输入127A提供线路128上的逻辑“高”栅极电压时，示例下拉装置127将MOSFET 118的栅极118C处线路122上的栅极电压拉至输入103处的输入电压VINB，以关断(例如，开路)MOSFET 118并且将漏极118A与源极118B去耦。

为了关断MOSFET 119，示例开关电路104包括示例下拉装置129。当向下拉装置129的使能输入129A提供线路130上的逻辑“高”栅极电压时，示例下拉装置129将MOSFET 119的栅极119C处线路125上的栅极电压拉至输出101处的输出电压VOUT，以关断(例如，开路)MOSFET 119并且将输入103与输出101去耦。

由于对MOSFET 105、106的栅极105C、106C的寄生电容耦合，所以当通过导通MOSFET 105、106将输入102处的输入电压VINA过快地耦合至输出101时，可发生来自输入102的大涌入电流被切换到相关联的MOSFET 105、106中。MOSFET 105、106使涌入电流通过相应的沟道。例如，如果寄生电容耦合无法导通MOSFET 105，则MOSFET 105涌入电流可以流经体二极管105D。为了去除由于寄生耦合而从输入102流向MOSFET 105、106的涌入电流，示例下拉装置114被使能，以使栅极105C向输入102放电，从而保持MOSFET 105关断，并且下拉装置116被使能，以使栅极106C向输出101放电，从而保持MOSFET 106关断。同样，为了减少由于寄生耦合而从输入103流向MOSFET 118的涌入电流，示例下拉装置127被使能，以使栅极118C向输入103放电，从而保持MOSFET 118关断，并且下拉装置129被使能，以使栅极119C向输出101放电，从而保持MOSFET 119关断。

在一些示例中，基于(下文所述的)线路131、132上的软启动电压控制下拉装置114、116、127、129。例如，当线路131、132上的软启动电压满足阈值(例如，低于参考电压)时，在下拉装置114、116、127和129的相应的使能输入114A、116A、127A和129A处提供逻辑“高”使能电压，以使下拉装置114、116、127和129闭路，从而使MOSFET 105、106、118和119开路并且降低寄生电容耦合的效果。

在驱动器111和驱动器124具有固定的输出电压VOUT斜率(dVout/dt)的情况下，可以通过大输出电容Cout条件生成大涌入电流。涌入电流可以用数学方法表示为Cout*dVout/dt。为了支持具有小涌入电流的大输出电容Cout，示例功率多路复用器电路100包括示例软启动放大器133，该示例软启动放大器实现可调节的VOUT斜率。示例软启动放大器133的输出133A经由线路112连接至MOSFET 106的栅极106C。软启动放大器133响应于输入133B处线路131上的软启动电压而驱动栅极106C处线路112上的栅极电压。当输入133C处线路134上的使能电压为逻辑“高”电压时，软启动放大器133被使能。输入133B处线路131上的软启动电压随时间推移逐渐增加(诸如具有恒定或稳定的斜率、根据恒定或稳定的斜率)，从而输出133A上的电压随时间推移逐渐增加(诸如具有恒定或稳定的斜率、根据恒定或稳定的斜率)，以控制输出101的上升时间来管控涌入电流。例如，输入133B处线路132上的软启动电压可以以IREF/Css的恒定的斜率增加，从而导致输出133A上的电压以斜率＝(IREF/Css)*增益的恒定斜率增加，其中

·Css为外部电容器135，

·增益为软启动放大器133的增益，并且

·IREF为参考电流源136的电流输出。

一般而言，外部电容器Css 135可以被选择成控制VOUT斜率，来满足应用要求(诸如预期负载条件、输出电容Cout条件、导通时间目标、涌入电流限制等)。例如，在大输出电容Cout条件下，大外部电容器Css 135可用于形成慢VOUT斜率，从而防止可导致损坏装置或降低电源VIN(例如，系统重置)的大涌入电流。然而，VOUT斜率过慢可能不适于受益于较快电源开启以满足电源开启顺序定时要求的应用。在一些示例中，基于线路131上的软启动电压控制软启动放大器133。例如，当线路131上的软启动电压不再满足阈值(例如，等于或大于参考电压)时，在下拉装置114和116的使能输入114A和116A处提供逻辑“低”使能电压，以使下拉装置114和116开路，并且在输入133C处提供线路134上的逻辑“高”使能电压，以使能软启动放大器133来使MOSFET 106以(IREF/Css)*增益的可调节输出斜率闭路。在一些示例中，在小输出电容COUT的情况下，可以用固定充电电流驱动器来代替软启动放大器133。在一些示例中，基于软启动放大器净空来选择参考电压VREF。

为了在大输出电容Cout条件下保持小涌入电流，示例功率多路复用器电路100包括示例软启动放大器137，该示例软启动放大器实现可调节的VOUT斜率。示例软启动放大器137的输出137A经由线路125连接至MOSFET 119的栅极119C。软启动放大器137响应于输入137B处线路132上的软启动电压来驱动栅极119C处线路125上的栅极电压。当输入137C处线路138上的使能电压为逻辑“高”电压时，软启动放大器137被使能。线路132上的软启动电压以恒定的斜率增加，从而输出137A上的电压以恒定的斜率增加，以控制输出101处的电压VOUT的上升时间，从而管控涌入电流。例如，输入137B处线路132上的软启动电压可以以IREF/Css的恒定的斜率增加，从而导致输出137A处的电压以斜率＝(IREF/Css)*增益的恒定的斜率增加，其中

·Css为外部电容器135，

·增益为软启动放大器137的增益，并且

·IREF为参考电流源136的电流输出。

一般而言，外部电容器Css 135可以被选择成控制VOUT斜率，来满足应用要求(诸如预期负载条件、输出电容Cout条件、导通时间目标、涌入电流限制等)。例如，在大输出电容Cout条件下，大外部电容器Css 135可用于形成慢VOUT斜率，从而防止可导致损坏装置或降低电源VIN(例如，系统重置)的大涌入电流。然而，VOUT斜率过慢可能不适于受益于较快电源开启以满足电源开启顺序定时要求的应用。在一些示例中，基于软启动电压控制软启动放大器137。例如，当线路132上的软启动电压不再满足阈值(例如，等于或大于参考电压)时，在下拉装置127和129的使能输入127A和129A处提供逻辑“低”使能电压，以使下拉装置127和129开路，并且在输入137C处提供线路138上的逻辑“高”使能电压，以使能软启动放大器137来使MOSFET119以(IREF/Css)*增益的可调节输出斜率闭路。在一些示例中，在小输出电容COUT的情况下，可以用固定充电电流驱动器来代替软启动放大器137。在一些示例中，基于软启动放大器净空来选择参考电压VREF。

可以使用任何数量和/或类型的电源、发生器等来生成线路131、132上的软启动电压。例如，示例发生器139包括外部电容器135，该外部电容器具有耦合至充电源(例如，参考电流源136)及线路131、132的端子。外部电容器135由参考电流源136充电，并且被放电以在线路131、132上形成软启动电压中的任一者或两者。在一些示例中，MOSFET 106的栅极106C和MOSFET119的栅极119C具有其自身的外部电容器135。在一些示例中，外部电容器由两个沟道共享，并且在每次沟道转换之前或作为每次沟道转换的一部分被栅极140放电。通过控制栅极140的栅极140A上线路141上的栅极电压来使外部电容器135放电。

为了防止(诸如降低、阻挡、限制等)(a)可以在第二沟道B 120被导通之前第一沟道A 107被关断时发生的输出101处的输出电压VOUT的暂降(dip)，和/或(b)可以在第一沟道A 107被关断之前第二沟道B 120被导通时发生的反向电流(例如，从输入102、103流向相对输入103、102的电流)，图1A至图1C的示例功率多路复用器电路100包括示例二极管放大器142。示例二极管放大器142的输出142A连接至MOSFET 105的栅极105C。示例二极管放大器142控制栅极105C处线路109上的栅极电压以将输入142B处的输出电压VOUT调整为输入142C处的电压VINA-VOS1A。VOS1A为电压源143两端的电压(例如，40毫伏(mV))。在一些负载条件下，二极管放大器142可以变得不稳定。相应地，在一些示例中，二极管放大器142仅在沟道转换操作期间被使能。可以控制在使能输入142D上接收的线路144上的使能输入电压来禁用和使能二极管放大器142。

为了防止(诸如降低、阻挡、限制等)(a)可以在第二沟道A 107被导通之前第一沟道B 120被关断时发生的输出101处的输出电压VOUT的暂降，和/或(b)可以在第一沟道B120被关断之前第二沟道A 107被导通时发生的反向电流(例如，从输入103流向输入102的电流)，图1A至图1C的示例功率多路复用器电路100包括示例二极管放大器145。示例二极管放大器145的输出145A连接至MOSFET 118的栅极118C。示例二极管放大器145调整栅极118C处线路122上的栅极电压以将输入145B处的输出电压VOUT调整为输入145C处的电压VINB-VOS1B。VOS1B为电压源146两端的电压(例如，40mV)。在一些负载条件下，二极管放大器145可以变得不稳定。相应地，在一些示例中，二极管放大器145仅在沟道转换操作期间被使能。可以控制在使能输入145D上接收的线路147上的使能输入电压来禁用和使能二极管放大器145。

如有必要，为了稳定示例二极管放大器142，图1A至图1C的示例功率多路复用器电路100包括示例升压比较器148、脉冲发生器(例如，示例单触发(one-shot)发生器149)及示例升压驱动器150。当输入148A处的输出电压VOUT降低至输入148B处的电压VINA-VOS2A以下时(例如，因为VOS2＞VOS1，表示潜在的不稳定二极管放大器142或VOUT下降)，示例升压比较器148输出输出148C处线路151上的逻辑“低”电压。逻辑门(例如，“与”门152)计算输入152A处线路151上的电压和输入152B处线路153上的使能电压的逻辑“与”。线路151上的逻辑“低”电压导致线路144上的使能电压变成逻辑“低”电压，从而禁用二极管放大器142。VOS2A为电压源154两端的电压，该电压在一些示例中大于VOS1A。

单触发发生器149的输入149A处线路151上的逻辑“低”电压导致单触发发生器149在输出149B上形成脉冲155(例如，5微秒长)。示例升压驱动器150的输入149A处的脉冲155导致升压驱动器150在线路109上输出脉冲栅极电压，从而导通MOSFET 105一段时间。例如，5微秒，该时间被选择为使VOUT增加至大于VIN-VOS1(VOUT＞VIN-VOS1)所需的时间，从而稳定二极管放大器142。例如，当VOUT＞VIN-VOS1时，二极管放大器142关断MOSFET 105，因而二极管放大器142无法为了稳定而将VOUT调整为超过VIN-VOS1。相反，VOUT需要被放电至低于VIN-VOS1以使得能够再次接合二极管放大器142反馈回路，从而导通MOSFET 105。在二极管放大器142再次不稳定或者VOUT由于负载瞬变而下降的情况下，升压比较器148跳闸，并且重复该循环，直至其他沟道的软启动放大器137控制输出电压VOUT并且使VOUT增加至大于VIN-VOS1(二极管放大器142回路被切断)为止。当输出101处的输出电压VOUT上升至电压VINA-VOS2A以上时，示例升压比较器148从输出148C输出线路151上的逻辑“高”电压，这导致“与”门152的输出152C变为线路144上的逻辑“高”电压，从而重新使能二极管放大器142。

如有必要，为了稳定示例二极管放大器145，图1A至图1C的示例功率多路复用器电路100包括示例升压比较器156、脉冲发生器(例如，示例单触发发生器157)及示例升压驱动器158。当输入156A处的输出电压VOUT降低至输入156B处的电压VINB-VOS2B以下(例如，表示潜在的不稳定二极管放大器145或VOUT下降)时，示例升压比较器156从输出156C输出线路159上的逻辑“低”电压。逻辑门(例如，“与”门160)计算输入159A处线路159上的电压和输入160B处线路161上的使能电压的逻辑“与”。线路159上的逻辑“低”电压导致线路147上的使能电压变成逻辑“低”电压，从而禁用二极管放大器145。VOS2B为电压源162两端的电压。

示例单触发发生器157的输入157A处线路159上的逻辑“低”电压导致单触发发生器157从输出157B在线路163上形成脉冲(例如，5微秒长)。示例升压驱动器158的输入158A处线路163上的脉冲导致升压驱动器158在线路122上输出脉冲栅极电压，从而导通MOSFET118一段时间(例如，5微秒)，从而稳定二极管放大器145。当输出101处的输出电压VOUT上升至电压VINA-VOS2B以上时，示例升压比较器156从输出156C输出线路159上的逻辑“高”电压，这导致“与”门160的输出160C变为逻辑“高”电压，从而重新使能二极管放大器145。

为了控制操作，图1A至图1C的示例功率多路复用器电路100包括示例控制器164。示例控制器164实现一个或多个状态机165，以至少控制图1A至图1C的装置的操作。示例控制器164接收输入166(诸如电压等)并且提供输出或导致输出电压167(诸如线路110、113、115、117、123、126、128、130、134、138、153、161等上的电压)来控制功率多路复用器电路100的状态。

一个或多个示例状态机165可以通过例如存储于任何数量和/或类型的非暂态计算机可读存储装置或非暂态存储磁盘上的硬件逻辑和/或机器可读指令来实现，这些非暂态计算机可读存储装置或非暂态存储磁盘诸如包括硬件逻辑和/或机器可读指令的非易失性存储器(诸如只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存)、易失性存储器(例如，同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、

例示的示例的示例控制器164包括存储器168，存储器168包括本地存储器168A(例如，高速缓存)及包括经由例如总线的易失性存储器168C和/或非易失性存储器168D的主存储器168B。易失性存储器168C可以通过SDRAM、DRAM、RDRAM和/或任何其他类型的随机存取存储器装置来实现。非易失性存储器168D可以通过闪存和/或任何其他期望类型的存储器装置来实现。对存储器的访问由存储器控制器(未示出)控制。

包括状态机165的编码指令168E以及图2和图8A至图8C的编码指令可以被存储于主存储器168B、易失性存储器168C、非易失性存储器168D和/或可移除的非暂态计算机可读存储介质(诸如CD-ROM或DVD)。

尽管在图1A至图1C中示出了示例功率多路复用器电路100，但是可以以任何方式组合、分配、重新排列、省略、消除和/或实现图1A至图1C中示出的元件、过程、部件和/或装置中的一者或多者。另外，图1A至图1C的示例功率多路复用器电路100可以包括除了或代替图1A至图1C中示出的元件、过程和/或装置的一个或多个元件、过程和/或装置，并且/或者可以包括多于一个所例示的元件、过程和装置中的任一者或全部。例如，可以在不需要、不想要等情况下省略功率多路复用器的一些转换方面。在一些示例中，通信、耦合等间接通过一个或多个中间部件。在一些示例中，中间部件不改变通信的信号或信息完整性。间接通信不要求直接物理(例如，有线)通信和/或恒定通信。

图2是表示用于操作图1A至图1C的示例功率多路复用器电路100的示例状态机的操作的状态图200。用于实现图2的状态图200的状态机可以被实现为用于操作图1A至图1C的示例功率多路复用器电路100的硬件逻辑、机器可读指令、硬件实现的状态机和/或它们的任何组合。状态图200可以为供处理器执行的可执行程序或可执行程序的一部分。程序可以在存储于包括硬件逻辑和/或机器可读指令的任何数量和/或类型的非暂态计算机可读存储装置或非暂态存储磁盘中的软件(例如，机器可读指令)中实施，这些非暂态计算机可读存储装置或非暂态存储磁盘诸如非易失性存储器(例如，ROM、EEPROM、闪存)、易失性存储器(诸如SDRAM、DRAM、

示例处理器可为例如可编程处理器、可编程控制器、DSP、ASIC、ARM处理器等中的一者或多者。附加地和/或可替代地，状态图200可以通过被构造成在不执行软件或固件的情况下执行对应的操作的一个或多个硬件电路(诸如分立的和/或集成的模拟和/或数字电路系统、PLD、FPGA、ASIC、比较器、操作放大器(op-amp)、逻辑电路等)来实现。尽管参考图2中示出的状态图200对示例状态机进行描述，但是可以可替代地使用操作功率多路复用器电路100的许多其他方法。例如，可以改变状态的执行次序，并且/或者可以改变、消除或组合所描述的状态中的一些。

将参考图3A至图3C、图4A至图4C、图5A至图5C和图6A至图6C对图2的示例状态图200进行描述。图3A至图3C、图4A至图4C、图5A至图5C和图6A至图6C分别对应于图2的状态图200的状态202、204、206和208。图3A至图3C、图4A至图4C、图5A至图5C和图6A至图6C与图1A至图1C相同，除了不同的部件、装置等用交叉阴影线表示，以指示对于该附图所关联的状态而言哪些部件、装置等是使能的、活跃的等。例如，图2中的“沟道A接通”状态202(其对应于图3A至图3C)指示下拉装置127、129被使能来关断沟道B 120。因而，下拉装置127和129在图3A至图3C中用交叉阴影线表示。类似地，在“沟道A接通”状态202下，软启动放大器133和137被禁用，并且因而在图3A至图3C中以没有交叉阴影线的方式示出。为了例示的简洁性，在图3A至图3C、图4A至图4C、图5A至图5C和图6A至图6C中仅示出了在状态下被使能的部件、装置等。所有其他部件、装置等均被禁用。如果部件、装置等在一种状态下被使能，并且功率多路复用器电路100转变至该部件、装置等被禁用的另一状态，则该部件、装置等在状态转变时被禁用。

图2的示例状态图200描绘了从沟道A 107(图1A至图1C的输入102)到沟道B 120(图1A至图1C的输入103)的沟道转换。从图3A至图3C中所示的“沟道A接通”状态202开始，控制器164使能下拉装置127和下拉装置129来关断MOSFET 118和119来禁用沟道B 120，并且使能驱动器108和111以导通MOSFET 105和106，从而将输入102耦合至输出101。与转换相关联的所有装置(例如，软启动放大器133和137、二极管放大器142和145及升压比较器148和156)均被禁用。

在沟道B 120被使能(框210)并且输入103处的输入电压VINB大于输入102处的输入电压VINA(框212)的情况下，控制器164将功率多路复用器电路100转变至图4A至图4C中所示的“转换”状态204。在“转换”状态204下，驱动器111、驱动器121、软启动放大器137、二极管放大器142和升压比较器148被使能。驱动器108和124以及下拉装置127、114、116和129被禁用。软启动放大器137被使能以逐渐导通MOSFET 119，从而管控(诸如降低、限制等)涌入电流。二极管放大器142和升压比较器148被使能来管控(诸如降低、限制、阻挡等)反向电流和/或输出电压下降，该反向电流和输出电压下降可导致电路损坏和/或电路不稳定。使用软启动放大器137、二极管放大器142和升压比较器148允许功率多路复用器电路100在宽广范围的负载条件下并且在没有不期望的沟道转换行为的情况下从沟道A切换至沟道B。

图7中示出在“转换”状态204下图1A至图1C的功率多路复用器电路100的示例操作。在图7的例示示例中，功率多路复用器电路100正在从输入102(VIN1)切换至输入103(VIN2)。在转换的阶段702期间，当线路132上的软启动电压高于参考电压VREF(参见图8A至图8C的软启动B状态)的同时，软启动放大器137被使能，二极管放大器142被使能，并且升压比较器148监测输出101处的输出电压VOUT。在阶段702期间，软启动放大器137通过保持栅极119C上的栅极电压小于MOSFET 119的VOUT+Vt来关断MOSFET 119。软启动放大器137逐渐导通MOSFET 119，从而管控(诸如降低、限制等)涌入电流。在例示示例中，当输出101处的输出电压VOUT在时刻t1和时刻t2之间降低至VIN1-VOS2以下时，升压比较器148触发单触发发生器149和升压驱动器150以在时刻t2和时刻t3处的单触发信号的上升沿之间临时将输出电压VOUT升压。二极管放大器142被使能以管控(诸如降低、限制、阻挡等)反向电流和/或输出电压下降，该反向电流和/或输出电压下降可以导致电路损坏和/或电路不稳定。升压比较器148被使能以检测并限制输出101处的输出电压VOUT的下降，该输出电压下降可以指示与二极管放大器142相关联的不稳定性。此类不稳定性可以由输出负载条件导致。使用软启动放大器137、二极管放大器142和升压比较器148允许功率多路复用器电路100在宽广范围的负载条件并且在没有不期望的沟道转换行为的情况下从沟道A切换至沟道B。

在阶段702之后，软启动放大器137将栅极119C上的栅极电压增加为高于VOUT+Vt，并且以(IREF/Css)*增益的速率增加VOUT，随时间推移逐渐导通MOSFET 119，从而随时间推移逐渐增加输出101处的输出电压VOUT。

回到图2，当MOSFET 119已导通(框214)时，控制器164将功率多路复用器电路100转变至图5A至图5C中所示的“沟道B接通”状态206。在一些示例中，确定MOSFET 119何时已导通包括比较器将栅极119C和源极119B之间的Vgs电压与参考电压(例如，3V)进行比较和/或比较器将Css电压与参考电压(例如，4V)比较。在一些示例中，参考电压被选择成在最高预期VINA和VINB条件下导通MOSFET 106和MOSFET 119。在图5A至图5C的“沟道B接通”状态206下，驱动器121和124被使能来分别导通MOSFET 118和119，从而将输入103耦合至输出101。与沟道A 107相关联的驱动器108和111被禁用。下拉装置114被使能来关断MOSFET105，并且下拉装置116被使能来关断MOSFET 106。与转换相关联的所有装置(例如，软启动放大器133和137、二极管放大器142和145及升压比较器148和156)均被禁用。

回到框212，在输入103处的输入电压VINB不大于输入102处的输入电压VINA(框212)的情况下，控制器将功率多路复用器电路100转变至图6A至图6C的“沟道均断开”状态208。在“沟道均断开”状态208下，下拉装置114、116、127和129被使能，并且所有其他装置、部件均被禁用，从而输入电压VINA或输入电压VINB均未连接至输出101，从而通过Rout(输出负载)使VOUT放电。VOUT放电，并且当输入103处的输入电压VINB等于或大于输出101处的输出电压VOUT(框216)时，控制器164将功率多路复用器电路100转变至上面所描述的“沟道B接通”状态206。

图8A至图8C为表示用于操作图1A至图1C的示例功率多路复用器电路100的示例状态机的状态图800。状态图800可以被实现为用于操作图1A至图1C的示例功率多路复用器电路100的硬件逻辑、机器可读指令、硬件实现的状态机和/或它们的任何组合。状态图800可以为供处理器执行的可执行程序或可执行程序的一部分。程序可以在存储于任何数量和/或类型的非暂态计算机可读存储装置或非暂态存储磁盘中的软件(例如，机器可读指令)中实施，这些非暂态计算机可读存储装置或非暂态存储磁盘诸如非易失性存储器(例如，ROM、EEPROM、闪存)、易失性存储器(诸如SDRAM、DRAM、

为了例示的简洁性，在图8A至图8C中，仅示出在状态下被使能的部件、装置等。所有其他部件、装置等均被禁用。如果部件、装置等在一种状态下被使能，并且功率多路复用器电路100转变至该部件、装置等被禁用的另一状态，则该部件、装置等在状态转变时被禁用。

从“栅极A下拉”状态802开始，下拉装置114、116、127和129是闭路的，以防止输入电压通过Cgd寄生电容耦合至栅极。当线路131上的软启动信号SS超过参考电压VREF(框804时)，控制器164将功率多路复用器电路100转变至“软启动A”状态806。

在“软启动A”状态806下，功率多路复用器电路100处于这种配置，在该配置中通过使能驱动器108、软启动放大器133、下拉装置127和下拉装置129来导通沟道A 107。当MOSFET 106导通(框808)时，控制器164将功率多路复用器电路100转变至“沟道A接通”状态810。在“沟道A接通”状态810下，功率多路复用器电路100如图3A至图3C中所示进行配置。软启动放大器133被使能来逐渐导通MOSFET 106，从而管控(诸如降低、限制等)涌入电流。

在沟道B 120被使能(框812)并且VINB＜VINA(框814)的情况下，控制器将功率多路复用器电路100转变至“2个沟道断开”状态816，在这种情况下下拉装置114、116、127和129被使能，直至VINB≥VOUT(框818)为止。当VINB≥VOUT(框818)时，控制器164将功率多路复用器电路100转变至“沟道B接通”状态820。在“沟道B接通”状态820下，功率多路复用器电路100处于图5A至图5C中所示的配置。

回到框814，在VINB＞VINA(框814)的情况下，控制器164将功率多路复用器电路100转变至“栅极B下拉”状态822。因为在“栅极B下拉”状态822下沟道A 107先前被导通，所以在状态822下驱动器108、111被使能来保持沟道A接通，同时下拉装置127和129被使能来去除与输入VINB的寄生耦合。当线路131、132上的软启动信号SS超过参考电压VREF(框824)时，控制器164将功率多路复用器电路100转变至“软启动B”状态826。

在“软启动B”状态826下，功率多路复用器电路100处于图4A至图4C中所示的配置。在“软启动B”状态826下，软启动放大器137被使能来逐渐导通MOSFET 119，从而管控(诸如降低、限制等)涌入电流。二极管放大器142被使能来管控(诸如降低、限制、阻挡等)反向电流和/或输出电压下降，该反向电流和/或输出电压下降可以导致电路损坏和/或电路不稳定。升压比较器148被使能来检测并限制输出101处的输出电压VOUT的下降，该输出电压下降可以指示与二极管放大器142相关联的不稳定性。此类不稳定性可以由输出负载条件导致。使用软启动放大器137、二极管放大器142和升压比较器148允许功率多路复用器电路100在宽广范围的负载条件下并且在没有不期望的沟道转换行为的情况下从沟道A切换至沟道B。

当MOSFET 119导通(框828)时，控制器164将功率多路复用器电路100转变至图5A至图5C中所示的“沟道B接通”状态820。

尽管在图1A至图1C中示出了示例功率多路复用器电路100，但是功率多路复用器可以包括附加的电路系统并且/或者可以包括图1A至图1C中所示的电路系统中的一些。例如，如果输出Cout和Rout条件受到约束，则对于二极管放大器142稳定性而言可以不需要升压比较器148、单触发发生器149和升压驱动器150。

如本文所用，当短语“至少”用作例如权利要求的前文中的过渡术语时，其为开放意义的。在使用时，术语“和/或”，例如，呈诸如A、B和/或C的形式，是指A、B、C的任何组合或子集，诸如：(a)仅A；(b)仅B；(c)仅C；(d)A与B；(e)A与C；(f)B与C；以及(g)A与B与C。如本文在描述结构、部件、项、对象和/或事物的背景下所用，短语“A和B中的至少一个”是指包括下列情况中的任一者的实施方式：(a)至少一个A；(b)至少一个B；以及(c)至少一个A以及至少一个B。类似地，如本文在描述结构、部件、项、对象和/或事物的背景下所用，短语“A或B中的至少一个”是指包括下列情况中的任一者的实施方式：(a)至少一个A；(b)至少一个B；以及(c)至少一个A以及至少一个B。如本文在描述过程、指令、动作、活动和/或步骤的实行或执行的背景下所用，短语“A和B中的至少一个”是指包括下列情况中的任一者的实施方式：(a)至少一个A；(b)至少一个B；以及(c)至少一个A以及至少一个B。类似地，如本文在描述过程、指令、动作、活动和/或步骤的实行或执行的背景下所用，短语“A或B中的至少一个”是指包括下列情况中的任一者的实施方式：(a)至少一个A；(b)至少一个B；以及(c)至少一个A以及至少一个B。

本文描述了示例沟道转换功率多路复用器电路及其操作方法。另外的示例以及它们的组合至少包括下文。

示例1为一种功率多路复用器，所述多路复用器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、二极管放大器和软启动放大器，所述第一晶体管耦合至第一输入，所述第二晶体管耦合至所述第一晶体管以选择性地将所述第一输入处的第一电压耦合至输出，所述第三晶体管耦合至第二输入，所述第四晶体管耦合至所述第三晶体管以将所述第二输入处的第二电压耦合至所述输出，所述二极管放大器用于选择性地向所述第一晶体管的栅极提供第三电压来阻挡反向电流，所述软启动放大器用于向所述第四晶体管的栅极提供第四电压来以恒定的斜率导通所述第四晶体管。

示例2为根据示例1所述的功率多路复用器，进一步包括比较器和单触发发生器，所述比较器用于在所述二极管放大器向所述第一晶体管的所述栅极提供所述第三电压时检测所述输出处的第五电压的下降，所述单触发发生器用于在所述二极管放大器向所述第一晶体管的所述栅极提供所述第三电压时形成脉冲来临时导通所述第一晶体管。

示例3为根据示例1所述的功率多路复用器，其中所述第一晶体管连接至所述第二晶体管，以使电流在所述第一输入和所述输出之间双向流动。

示例4为根据示例1所述的功率多路复用器，进一步包括第二软启动放大器和电容器，所述第二软启动放大器用于向所述第二晶体管的栅极提供第五电压来以恒定的斜率导通所述第二晶体管，所述电容器耦合至地面并且耦合至所述软启动放大器的输入以及所述第二软启动放大器的输入。

示例5为根据示例1所述的功率多路复用器，进一步包括控制器，所述控制器用于将所述功率多路复用器从(a)第一状态切换至(b)第二状态，在所述第一状态下，所述第一输入处的所述第一电压耦合至所述输出，在所述第二状态下，通过使能所述二极管放大器并且使能所述软启动放大器来将所述第二输入处的所述第二电压耦合至所述输出。

示例6为根据示例5所述的功率多路复用器，其中所述控制器将禁用所述二极管放大器并且禁用所述软启动放大器。

示例7为根据示例6所述的功率多路复用器，进一步包括第二二极管放大器和第二软启动放大器，所述第二二极管放大器用于向所述第三晶体管的栅极提供第五电压来阻挡反向电流，所述第二软启动放大器用于向所述第二晶体管的栅极提供第六电压来以恒定的斜率导通所述第二晶体管，其中所述控制器将通过使能所述第二二极管放大器并且使能所述第二软启动放大器，来将所述功率多路复用器从所述第一状态切换至所述第二状态。

示例8为根据示例1所述的功率多路复用器，进一步包括第一驱动器、第二驱动器、第一下拉装置、第三驱动器、第四驱动器、第二下拉装置以及控制器，所述第一驱动器耦合至所述第一晶体管的栅极，所述第二驱动器耦合至所述第二晶体管的栅极，所述第一下拉装置耦合至所述第二晶体管的所述栅极，所述第三驱动器耦合至所述第三晶体管的栅极，所述第四驱动器耦合至所述第四晶体管的所述栅极，所述第二下拉装置耦合至所述第四晶体管的所述栅极，所述控制器用于：

在第一状态下，使能所述第一驱动器、使能所述第二驱动器、禁用所述第三驱动器、禁用所述第四驱动器、禁用所述软启动放大器、禁用所述第二二极管放大器、禁用所述第一下拉装置、并且使能所述第二下拉装置，以将所述第一输入处的所述第一电压耦合至所述输出；

在第二状态下，禁用所述第一驱动器、禁用所述第二驱动器、使能所述第三驱动器、使能所述第四驱动器、禁用所述软启动放大器、禁用所述二极管放大器、使能所述第一下拉装置、并且禁用所述第二下拉装置，以将所述第二输入处的所述第二电压耦合至所述输出；以及

通过禁用所述第一下拉装置、使能所述二极管放大器、使能所述软启动放大器、禁用所述第一驱动器、使能所述第二驱动器、使能所述第三驱动器、以及禁用所述第四驱动器，来将所述功率多路复用器从所述第一状态转变至所述第二状态。

示例9为一种控制功率多路复用器电路的方法，所述方法包括：使能软启动放大器来导通所述第二晶体管，所述第二晶体管具有连接至所述第一晶体管的漏极的漏极，以形成第一输入和输出之间的第一沟道；使能二极管放大器来调整第三晶体管的栅极电压，所述第三晶体管具有连接至第四晶体管的漏极的漏极，以形成第二输入和输出之间的第二沟道；以及，当所述第一晶体管已导通时，禁用所述软启动放大器、使能第一驱动器来保持所述第一晶体管导通、以及禁用所述二极管放大器。

示例10为根据示例9所述的控制所述功率多路复用器电路的方法，进一步包括当所述软启动放大器被使能时，使能第二驱动器来保持所述第二晶体管接通。

示例11为根据示例9所述的控制所述功率多路复用器电路的方法，当所述输出处的输出电压满足阈值时，禁用所述二极管放大器，并且使能升压驱动器来形成所述第三晶体管的脉冲栅极电压。

示例12为根据示例9所述的控制所述功率多路复用器电路的方法，进一步包括当所述第一晶体管已导通时，启用下拉装置来禁用所述第三晶体管和所述第四晶体管。

示例13为根据示例9所述的控制所述功率多路复用器电路的方法，其中所述二极管放大器基于对所述输出处的输出电压和输入电压的比较来调整所述第三晶体管的所述栅极电压。

示例14为根据示例9所述的控制所述功率多路复用器电路的方法，进一步包括使电容器充电和放电来生成所述软启动放大器的输入。

示例15为一种功率多路复用器电路，所述功率多路复用器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一放大器、第二放大器、电容器以及控制器，所述第一晶体管具有耦合至第一功率多路复用器输入的源极，所述第二晶体管具有耦合至所述第一晶体管的漏极的漏极以及耦合至功率多路复用器输出的源极，所述第三晶体管具有耦合至第二电源输入的源极，所述第四晶体管具有耦合至所述第三晶体管的漏极的漏极以及耦合至所述功率多路复用器输入的源极，所述第一放大器具有耦合至所述第一晶体管的栅极的输出、经由第一电压源耦合至所述第一功率多路复用器输入的第一输入以及耦合至所述功率多路复用器输出的第二输入，所述第二放大器具有耦合至所述第四晶体管的栅极的输出，所述电容器具有耦合至所述第二放大器的输入及充电源的第一端子，所述控制器耦合至所述第一放大器的使能输入及所述第二放大器的使能输入。

示例16为根据示例15所述的功率多路复用器电路，其中所述第一晶体管为第一金属氧化物半导体场效应晶体管(MOSFET)，第二晶体管为第二MOSFET，所述第三晶体管为第三MOSFET，并且第四晶体管为第四MOSFET。

示例17为根据示例16所述的功率多路复用器电路，进一步包括：比较器，所述比较器具有第一输入、第二输入和输出，所述第一输入耦合至所述功率多路复用器输出，所述第二输入经由第二电压源耦合至所述第一功率多路复用器；以及

逻辑门，所述逻辑门具有第一输入、使能输入和输出，所述第一输入耦合至所述比较器的所述输出，所述使能输入耦合至所述控制器，所述输出耦合至所述第一放大器的使能输入。

示例18为根据示例17所述的功率多路复用器电路，进一步包括脉冲发生器和驱动器，所述脉冲发生器具有耦合至所述比较器的所述输出的输入，所述驱动器具有耦合至所述脉冲发生器的输出的输入以及耦合至所述第一MOSFET的所述栅极的输出。

示例19为根据示例18所述的功率多路复用器电路，进一步包括第一驱动器、第二驱动器、第三驱动器、第四驱动器、第一下拉装置和第二下拉装置，所述第一驱动器具有耦合至所述第一MOSFET的所述栅极的输出，所述第二驱动器具有耦合至所述第二MOSFET的栅极的输出，所述第三驱动器具有耦合至所述第三MOSFET的栅极的输出，所述第四驱动器具有耦合至所述第四MOSFET的所述栅极的输出，所述第一下拉装置具有耦合至所述第二MOSFET的所述栅极的输出，所述第二下拉装置具有耦合至所述第四MOSFET的所述栅极的输出。

本文引用的任何参考文献(包括公布、专利申请和专利)据此全文通过引用并入，其并入程度如同每个参考文献被单独和具体地指出通过引用并入并且在本文中对其全文进行阐述。

在所描述的实施方案中修改是可行的，并且在权利要求的范围内，其他实施方案也是可行的。