用于短距离光通信的低功率相干接收器

摘要

使用若干技术来实现对于数据中心内范围光互连应用具有增强性能的低功率相干接收器。首先是实现低功率波特率ADC采样和波特率间隔相干均衡的相干时滞调整技术。第二是实值或混合值低功率相干均衡技术，其中单抽头实值4x4MIMO均衡器加上四个实值或两个混合值单输入单输出(SISO)均衡器被用于同时偏振恢复、同相和正交(I/Q)相位误差校正以及带宽均衡。第三是用于增强相干接收器性能的功率高效的双DSP架构，其中互补低速相干DSP被引入用于通过太耗电而不能在主高速DSP中实现的更复杂的算法，进行最佳I/Q相位误差校正和星座决策参数确定。

说明书

相关申请的交叉引用

本申请是2019年5月24日提交的美国专利申请No.16/421,666的继续部分，其公开内容通过引用并入本文。

背景技术

不断增长的带宽需求继续驱动对诸如数据中心内链路的更高速光互连网络的需要。为了将互连接口带宽扩展至1Tb/s以上(1.6Tb/s、3.2bit/s及以上)，很可能需要更加带宽高效的相干光传输技术。“相干”光传输系统的特征是其完成“相干检测”的能力，意味着光接收器能够跟踪光传输器的相位，以提取由传输的信号承载的任何相位和频率信息，并因此允许(针对每个偏振)在光的振幅维度和相位维度两者之上对信息进行编码和解码。相干技术具有实现更高链路预算的潜力，需要更少的诸如激光器的有源光部件，并且对诸如带内光干扰、光纤色散以及激光相对强度噪声(RIN)等若干光传输障碍还更耐受。光纤色散在800Gb/s以前仍不是问题，但是在使用具有基于直接检测(IM/DD)的粗波分复用(CWDM)技术的电流强度调制的情况下，对将来的多Tb/s系统来说可能成为问题。激光RIN的影响也随波特率和调制级而增加。将波特率增加至当前56Gbaud以上并将调制级增加到4级以上将很可能需要将数据中心内链路的带宽扩展至1Tb/s以上。

主要在长途(LH)和城域网中使用的相干光传输技术对数据中心内应用来说仍面临若干挑战。首先是耗电的相干数字信号处理(DSP)。第二是对具有更高相位稳定性的激光器和具有更高消光比(ER)的调制器的需求。第三是对某些应用的向后兼容性要求。关于第一挑战，尽管近年来已取得重大进展，但是现有技术水平的相干DSP功率对数据中心内应用来说仍过高。例如，在7nm节点下，表示最低功率400G相干DSP的400G相干ZR仍比基于IM/DD的400G解决方案高约70％。因此，需要能够针对数据中心内范围应用进一步降低相干DSP功率的解决方案。

到目前为止，已使用或提出了三种类型的方法来降低相干接收器DSP功率。首先是移动到更先进的CMOS节点。第二是使用分数(非整数)过采样技术来将过采样率从传统的2降低到约1.2。第三是简化相干均衡器设计。例如，能够通过将常规频域光纤色散(CD)均衡器和时域偏振模色散(PMD)多输入多输出(MIMO)均衡器组合成单个频域均衡器(FDE)来实现DSP省电。但是这种方法仅对所需均衡器长度明显大于数据中心内系统所需均衡器长度的城域或LH系统有效。作为另一示例，单抽头2x2复值MIMO均衡器能够被用于偏振恢复，而CD和带宽均衡由两个复值单输入单输出(SISO)线性前馈均衡器(FFE)实现。然而，这种方法对相干接收器路径延迟或时滞非常敏感。为了解决这种相干时滞问题，可以将附加的3抽头4x4 MIMO均衡器用于相干时滞校正，但以增加的功耗为代价。到目前为止，对于实际的实现方式，所有提出的简化相干均衡方法仍需要模数转换(ADC)过采样和分数间隔均衡。

发明内容

本文描述的系统和方法还通过使用波特率ADC采样和波特率间隔相干均衡来降低相干接收器DSP功率。本公开提出一种功率高效的双DSP架构以增强短距离相干系统的相干接收器性能。

在本文中描述了若干技术以实现对于数据中心内范围光互连应用具有增强性能的低功率相干接收器。首先是实现低功率波特率ADC采样和波特率间隔相干均衡的相干时滞调整技术。第二是实值低功率相干均衡技术，其中单抽头实值4x4 MIMO均衡器加上四个实值单输入单输出(SISO)均衡器被用于同时偏振恢复、同相和正交(I/Q)相位误差校正以及带宽均衡。第三是用于增强相干接收器性能的功率高效的双DSP架构，其中引入互补低速(非流)相干DSP以用于通过太耗电而不能在主(流)高速DSP中实现的更复杂的算法，来进行最佳I/Q相位误差校正和星座决策参数确定。这三种技术的组合使用不仅实现整体相干接收器功率降低，而且还提高短距离光通信的整体接收器性能。

本公开的一个方面提供一种在相干接收器处处理接收到的光信号的方法。该方法包括：在多个模数转换器(ADC)采样时钟下，接收多个单独的光信号；在高速数字信号处理器(DSP)处，在没有独立同相/正交(I/Q)相位补偿单元的情况下执行多个信号中的每一个的高速处理，该高速处理实现带宽均衡和偏振恢复；以及将不同的时间延迟直接引入到多个ADC采样时钟中的每一个。将不同的时间延迟直接引入到多个ADC采样时钟中的每一个可以包括，使用在时钟恢复环路中紧跟时钟分配之后的多个单独的延迟可调时钟缓冲器。在其他示例中，它可以包括使用在时钟恢复环路中用于每个ADC采样时钟的单独的压控振荡器(VCO)，每个VCO使用来自公共波特率时钟相位误差检测器的信息。

根据一些示例，执行多个信号中的每一个的高速处理可以包括使用两种不同类型的实值或混合值均衡器来处理信号，诸如通过将多个信号中的每一个输入到多个实值或混合值多抽头单输入单输出(SISO)均衡器中的一个；以及将多个信号输入到实值单抽头多输入多输出(MIMO)均衡器中。在一些示例中，低速DSP与高速DSP并行，低速DSP执行逐块DSP，诸如查找光星座决策参数、I/Q相位误差补偿参数或最佳均衡器抽头系数中的至少一个以用于输入到高速DSP。

本公开的另一方面提供一种低功率相干光接收器，包括：多个模数转换器(ADC)采样时钟，该多个ADC采样时钟被适配成接收多个单独的光信号，高速数字信号处理器(DSP)，该高速DSP被配置成在没有独立同相/正交(I/Q)相位补偿单元的情况下，执行多个信号中的每一个的高速处理，该高速处理实现带宽均衡和偏振恢复，以及时钟恢复环路中的波特率时钟相位误差检测器，该时钟恢复环路将不同的时间延迟直接引入到多个ADC采样时钟中的每一个。时钟恢复环路可以包括紧跟时钟分配之后的多个单独的延迟可调时钟缓冲器，或用于每个ADC采样时钟的单独的压控振荡器(VCO)，每个VCO使用来自波特率时钟相位误差检测器的信息。

根据一些示例，高速DSP还包括两种不同类型的实值或混合值均衡器，诸如多个多抽头单输入单输出(SISO)均衡器和单抽头多输入多输出(MIMO)均衡器。接收器还可以包括与高速DSP并行的低速DSP，其中，低速DSP被配置成执行逐块DSP，诸如查找光星座决策参数、I/Q相位误差补偿参数或最佳均衡器抽头系数中的至少一个以用于输入到高速DSP。

附图说明

图1是图示根据本公开的各方面的数据中心中的节点的互连的直观图。

图2是根据现有技术的常规接收器的电路图。

图3是根据本公开的各方面的相干接收器的示例电路图。

图4是根据本公开的各方面的低速DSP的示例电路图。

图5是根据本公开的各方面的相干接收器的另一示例电路图。

图6A-B提供根据本公开的各方面的相干接收器的其他示例电路图。

图7是根据本公开的各方面的示例节点的框图。

图8是图示根据本公开的各方面的示例方法的流程图。

具体实施方式

根据本文描述的实现方式，提供了一种使用若干技术来实现对于数据中心内范围光互连应用具有增强性能的低功率相干接收器。首先是实现低功率波特率ADC采样和波特率间隔相干均衡的相干时滞调整技术。第二是实值或混合值低功率相干均衡技术，其中单抽头实值4x4MIMO均衡器加上四个实值或两个混合值单输入单输出(SISO)均衡器被用于同时偏振恢复、同相和正交(I/Q)相位误差校正以及带宽均衡。第三是用于增强相干接收器性能的功率高效的双DSP架构，其中引入互补低速相干DSP以用于通过太耗电而不能在主高速DSP中实现的更复杂算法，来进行最佳I/Q相位误差校正和星座决策参数确定。

图1图示包括多个机架112、114、116的数据中心100，每个机架搁置多个节点，诸如服务器、交换机、路由器、存储设备等。节点能够进行光通信，并且因此可以包括用于通过光链路通信的传输器和接收器。机架内的节点可以通过诸如机架内链路140的链路互连。可以将多个机架布置在多个行110、120、130中。行内的节点中的一些或全部都也可以诸如通过行内链路150互连。另外，机架或行内的节点中的一个或多个可以诸如通过核心链路160耦合到核心计算设备165。可以将机架内链路140、行内链路150和核心链路160中的任一个认为是数据中心内链路。根据一些示例，数据中心100还可以通过数据中心间链路170耦合到另一数据中心101，该另一数据中心可以在远程地理位置中或在同一园区上。

数据中心内链路中的一些或全部都可以是多模光纤(MMF)或单模光纤(SMF)上的光链路，诸如光纤带状链路、位并行波分复用(WDM)链路等。光链路可以被配置用于在诸如2km或更少的相对较短的距离之上传输。

虽然在特定布置中图示图1的数据中心100的节点，但是应该理解，数据中心100可以包括布置在各种不同架构中的任一个中的节点。例如，一个可能的架构是分层架构，包括核心、聚合和接入层。在此示例中，核心层可以为进出数据中心的所有流提供高速分组交换背板。聚合层模块可以提供诸如服务模块集成、第2层域定义、生成树处理、默认网关冗余、内容交换、防火墙、SSL卸载、入侵检测、网络分析、防火墙和服务器负载均衡等的功能。在接入层中，服务器可以物理上附连到网络。仅作为示例，其他可能的架构包括多层模型、服务器集群模型或各种其他模型中的任一个。

此外，虽然主要关于数据中心内链路描述了本公开的各方面，但是应该理解，所描述的特征还适用于其他类型的链路，诸如从中央办公室到家庭、企业链路等。

图2图示用于短程光通信的常规接收器。照惯例，所有实用的相干接收器都已使用ADC过采样和分数间隔均衡，其中均衡器抽头间距小于符号周期。低功率波特率采样和波特率间隔均衡技术已被用在短距离IM/DD PAM4系统中，但是由于两个主要原因，尚未在相干系统中实现波特率采样和均衡(BRSE)技术。首先，BRSE技术对ADC采样时间敏感，并且仅能够通过在每个信号脉冲的中心采样来实现最佳性能。对于需要对四个接收到的信号进行联合处理的相干系统来说要满足这样的要求可能是有挑战性的，这四个信号包括两个正交偏振中的同相和正交分量。这是因为在四个信号之间存在未知且可变的时间延迟或“时滞”。第二，BRSE技术具有有限的光纤CD和PMD容限，这对具有明显光纤CD和PMD的传统相干用例来说是不可接受的。对于数据中心内用例而言，由于O波段波长以及较短传输距离(通常小于2公里)的使用，光纤CD和PMD通常小得多。

如图2所示，相干接收器具有四个输入端202，其中两个用于同相并且两个用于正交，其中同相和正交中的每一个均具有x偏振和y偏振。输入202中的每一个均接收单独的信号，并且这些信号需要被同步。因此，常规相干接收器在ADC采样时钟204与色散(CD)均衡230之间需要时滞补偿模块210和I/Q相位补偿模块220。时滞补偿模块210和I/Q补偿模块220可以是数字信号处理器。因为使用了传统时滞补偿方法，所以传统的相干接收器还需要ADC过采样，因此在CD均衡230与时钟恢复环路250之间包括过采样时钟相位误差检测器240。

常规的相干接收器200还包括用于同时带宽均衡和偏振恢复的多抽头复值2x2MIMO均衡器260、以及用于I/Q相位误差补偿的两个附加的(等效)2x2实值MIMO均衡器(功能块220)，因为2x2复值MIMO均衡器对I/Q相位误差补偿无效。

图3图示实现BRSE的新颖双接收器设计。如该示例中所示，四个ADC采样时钟304从四个输入302接收信号。相干接收器300不需要如常规接收器中所示的时滞补偿模块或I/Q相位补偿模块。相反，通过将不同的时间延迟直接引入到四个ADC采样时钟来执行时滞调整。例如，延迟可调时钟缓冲器380紧跟用于四个ADC采样时钟中的每一个的时钟分配功能块358。在一些示例中，能将延迟可调时钟缓冲器380集成到时钟分配单元中。

能够通过监视由波特率时钟相位误差检测器352检测到的相位误差来单独地或共同地优化四个时钟缓冲器380中的每一个的延迟，所述波特率时钟相位误差检测器能由使用X偏振和Y偏振两者中的相位恢复的正交振幅调制(QAM)信号的经典Mueller-Mueller相位误差检测器来实现。在一些示例中，一个相位误差检测器352可以用于检测四个信号路径之上的平均时钟相位误差。能使用两步骤优化过程，其中，首先，初始时钟缓冲器延迟对所有四个采样时钟来说是相同的。因此，四个时钟可以是相位同步的。可以通过调整压控振荡器(VCO)356的相位来优化公共时钟相位。在第二步骤中，一旦公共时钟相位被优化，就可以通过调整所对应的时钟缓冲器延迟以使平均时钟相位误差最小化，来一次一个微调单独的时钟相位。这种时滞补偿方法还可以被用于过采样相干系统，以移除对传统相干接收器所需的附加时滞补偿DSP的需要。

图3的相干接收器300还包括功率高效的双DSP架构。例如，高速DSP 360包括实现带宽均衡和偏振恢复的两种不同类型的实值均衡器。高速DSP的工作速度可以等于ADC采样率，其可以是例如>50GHz。第一类型可以是用于四个ADC采样时钟304中的每一个的实值多抽头单输入单输出(SISO)均衡器362。SISO均衡器362可以是线性的或非线性的，并且可以被用于四个输入信号的带宽均衡。可以将从SISO均衡器362输出的信号输入到第二类型的均衡器，诸如单抽头4×4实值MIMO均衡器364，其可以被用于偏振恢复和用于相位误差补偿。这个单抽头4x4 MIMO均衡器364还可以实现同时同相(I)和正交(Q)相位误差补偿的接收器。与图2中图示的常规接收器比较，图3的接收器不仅移除了对独立I/Q补偿DSP的需求，而且由于实值SISO均衡器的使用，它还大大降低带宽均衡器复杂性。例如，为了实现相同的带宽均衡能力，接收器300可以将实现复杂性降低约75％。鉴于单抽头复值2x2 MIMO线性均衡器需要16个实值乘法运算，4个单抽头实值SISO线性均衡器仅需要4个实值乘法运算。

来自MIMO均衡器364的四个实值输出被转换成两个复值信号，然后被发送到载波恢复单元366中，后者被输出到符号和前向纠错(FEC)解码器368。并行地，互补低速DSP 370可以执行逐块DSP。在这方面，可以在并行低速非流逐块相干DSP 370中执行更复杂的DSP算法，诸如某些基于机器学习的算法，以帮助为主高速相干DSP 360查找最佳星座决策参数以及I/Q相位校正参数。如果链路状态变化相对较慢，则此低速DSP 370还可以帮助查找最佳均衡器抽头系数。低速DSP可以在比ADC采样速度低若干级的速度下操作，例如从100KHz至100MHz。

图4更详细地图示低速DSP 370的示例。互补低速DSP 370可以在与接收器300分离的功能块中，但是在相同或不同的集成电路上。

如所示，低速DSP 370包括数据缓冲器371和I/Q相位误差补偿372，该I/Q相位误差补偿输出I/Q相位误差补偿参数377。能够将I/Q相位误差补偿参数表达为由四个实值数字构成的2x2实值矩阵。

然后，从I/Q相位误差补偿单元372输出的四个信号被输入到超前自适应均衡器单元373，然后复用到载波恢复单元374中，这两个单元均与决策参数发现和均衡器(EQ)算法376对接。单元376采用某些自适应均衡算法，例如，公共最小均方算法(LMS)以确定如何更新均衡器抽头系数。此功能块还采用某些启发式算法或盲搜索算法来查找最佳星座决策参数。度量单元375可以用于查找诸如信噪比(SNR)、误码率(BER)、噪声方差等的度量。也可以将来自度量单元375的输出输出到决策参数发现和EQ算法376。在这方面，从理想情况开始，可以改变参数以寻找SNR，然后查找星座决策边界参数和EQ参数以优化。

星座决策参数可以包括每个星座点的实际位置以及邻近星座点之间的决策边界。在均衡器和载波恢复电路中的符号决策中使用每个星座点的位置。对于采用低成本部件的功率受限的短距离相干传输系统，即使在没有符号间干扰(ISI)的情况下，由于不足的调制器消光比(ER)和不可忽略的部件非线性，接收到的信号星座也可能失真/移位。对于这样的相干系统，接收器性能强烈地取决于用于均衡器的星座决策参数。非最佳星座决策参数可能导致明显的性能惩罚。但是可能难以使用常规基于最小均方(LMS)的算法来查找最佳星座决策参数。基于LMS的算法由于其简单性已被普遍地用于高速相干均衡器。然而，直接将更复杂的算法如某些基于机器学习的算法实现到高速DSP中是不切实际的，因为功耗和ASIC面积成本对短距离应用来说可能太高。通过引入互补低速非流相干DSP 370，能使用更先进的DSP算法来以可忽略的功率和成本影响查找均衡器所需要的最佳参数。附加地，此低速DSP 370可以用于查找最佳I/Q相位误差补偿参数，这对用常规基于LMS的算法进行查找而言可能是有挑战性的。

图5图示时滞调整技术的另一示例实现方式。此实现方式包括具有共享波特率相位误差检测器352的四个时钟恢复环路552、555、556、558。由于存在四个VCO，所以能够通过以稍微不同的时钟相位操作每个VCO来实现时滞调整。这可以通过使用来自使用经典基于梯度的算法的波特率相位误差检测器的单个时钟相位误差信号，共同地优化四个VCO来实现。

图6A和图6B图示另外的示例实现方式。在图6A中，可以在SISO带宽均衡器662之前实现单抽头4x4 MIMO均衡器664。在图6B中，可以在四个SISO带宽均衡器662之间实现单抽头4x4 MIMO均衡器664。在此示例中，可以如在图6A中一样使用相同数目的SISO带宽均衡器，但是可以将输入分成两半从而使其功率更大。

可以独立地优化四个SISO均衡器662和单抽头4x4 MIMO均衡器664，或者还可以将它们共同地优化为单个均衡器。例如，参考图6B所示的实现方式，能够将4x4 MIMO均衡器的抽头选择为中央抽头，同时取决于定义，将左SISO均衡器抽头选择为前驱抽头并将右SISO均衡器抽头选择为后驱抽头，或者反之亦然。这样的设计能在不增加实际均衡器抽头长度的情况下增加带宽均衡能力。

附加地，四个实值SISO均衡器可以由两个混合值SISO均衡器(每偏振一个混合值SISO均衡器)替换，其中到混合值SISO均衡器的输入信号是复值数字，这些复值数字对于x偏振能够通过Ix+jQx来表达，而对于y偏振通过Iy+jQy来表达，但是能够将用于每个混合值SISO均衡器抽头的系数选取为实值数字或复值数字。如果所有均衡器抽头都被设计成具有实值系数，则两个混合值SISO均衡器的性能和实现复杂性都将类似于4个实值SISO均衡器。如果混合值SISO均衡器抽头的一部分(例如中间的三个抽头)被设计成具有复值抽头系数，则实现复杂性将增加，但是光纤CD容限也将提高。

图7是图示诸如数据中心交换机的示例节点700的框图。节点700包括各种部件，包括一个或多个处理器720、存储器730以及通常存在于交换机、路由器、服务器或其他节点中的其他部件。一个或多个处理器720可以与节点700的其他部件通信，这些部件诸如传输器750、接收器760以及未示出的其他部件，诸如光纤、放大器、电路、布线等。

存储器730存储可由处理器720访问的信息，包括可以由处理器720执行或以其他方式使用的指令732和数据734。存储器730可以是能够存储可由处理器访问的信息的任何类型，包括计算机可读介质或存储可以借助电子设备读取的数据的其他介质，诸如硬盘驱动器、存储卡、ROM、RAM、DVD或其他光盘、以及其他可写入和只读存储器。系统和方法可以包括前述的不同组合，由此指令和数据的不同部分被存储在不同类型的介质上。

指令732可以是要由处理器直接执行的任何指令集(诸如机器代码)或要由处理器间接执行的任何指令集(诸如脚本)。例如，指令可以作为计算机代码被存储在计算机可读介质上。在这方面，可以在本文中互换地使用术语“指令”和“程序”。指令可以被以目标代码格式存储以供由处理器直接处理，或者以任何其他计算机语言存储，这些计算机语言包括被按需解释或提前编译的独立源代码模块的脚本或集合。在下面更详细地说明指令的功能、方法和例程。

数据734可以由处理器720依照指令732检索、存储或修改。例如，尽管系统和方法不受任何特定数据结构限制，但是数据可以被存储在计算机寄存器中，作为具有多个不同字段和记录的表存储在关系数据库中，存储在XML文档或平面文件中。可以以任何计算机可读格式格式化数据。数据可以包括任何信息，诸如数字、描述性文本、专有代码、对存储在同一存储器或不同存储器(包括其他网络位置)的其他区域中的数据的引用、或由功能使用来计算相关数据的信息。

处理器720可以是任何常规处理器，诸如来自英特尔公司或先进微器件公司的处理器。或者，处理器可以是诸如ASIC的专用器件。尽管图7在功能上将节点700的处理器、存储器和其他元件图示为在同一块内，但是本领域的普通技术人员应理解，处理器和存储器实际上可以包括可能或可能未被存储在同一物理外壳内的多个处理器和存储器。例如，存储器可以是位于数据中心的服务器场中的硬盘驱动器或其他存储介质。因此，对处理器或计算机的引用将被理解成包括对可能或可能不并行地操作的处理器或计算机或存储器的集合的引用。

传输器750可以包括任何可商购的部件，或者它可以具有专用硬件。接收器760可以包括以上连同图3-6一起描述的部件。虽然传输器750和接收器760被示出为单独的实体，但是应该理解，它们可以是单个收发器单元。

图8图示在相干接收器处接收短程光信号的方法800。方法800可以由例如包括相干接收器的网络节点执行。虽然以特定次序描述与方法800相关联的操作，但是应该理解，可以以不同的次序或同时地执行操作。此外，可以添加或省略操作。

在框810中，在多个ADC采样时钟下接收多个光信号。多个光信号可以包括同相和正交信号，每个信号具有x偏振和y偏振。可以在每个ADC采样时钟下接收一个信号。因此，例如，被设计用于接收四个单独的信号的系统将包括四个ADC采样时钟。

在框820中，与框830的低速数字信号处理并行地执行高速数字信号处理。可以在没有独立I/Q补偿单元的情况下执行高速DSP。相反，高速DSP可以包括在多个实值或混合值SISO均衡器处执行SISO均衡，以及在实值MIMO均衡器处执行MIMO均衡。尽管首先图示了SISO均衡(框822)，但是应该理解，如以上所讨论的，可以替换地首先执行MIMO均衡(框824)。在其他示例中，MIMO均衡器可以介于SISO均衡器之间。

在框830中，可以执行低速DSP以标识或优化用于输入到高速DSP的一个或多个参数。例如，低速DSP可以查找星座决策参数(框832)、均衡器抽头系数(框834)、或各种其他参数中的任一个。低速DSP可以执行例如逐块处理。

在框840中，通过将不同的时间延迟直接引入到多个ADC采样时钟来执行时滞调整。可以在没有专用时滞补偿单元的情况下执行这个。相反，时间延迟的引入可以作为时钟恢复环路的一部分被执行并且可以基于波特率时钟相位误差检测。在光信号的进一步接收和处理中使用时间延迟。

上述时滞调整技术实现用于相干系统的低功率波特率采样和均衡技术。实值相干均衡技术将相干均衡器实现复杂性降低约75％。约30％的整体相干接收器功率和面积/成本降低可用两种技术的组合使用来实现。此外，所提出的双DSP架构使得能够使用更先进的DSP算法来以不可忽略的功率和成本影响改进相干接收器性能。

除非另外陈述，否则前面的替代示例不是互相排斥的，而是可以被以各种组合实现以实现独特的优点。因为能够在不脱离由权利要求限定的主题的情况下利用以上讨论的特征的这些及其他变化和组合，所以实施例的前面的描述应该作为图示而不是作为由权利要求限定的主题的限制进行。此外，本文描述的示例的提供以及措词为“诸如”、“包括”等的从句不应该被解释为将权利要求的主题限于具体示例；相反，示例旨在图示许多可能的实施例中的仅一个。另外，不同的附图中的相同的附图标记能够标识相同或类似的元件。