使用错误校正码和数据路径交织的IC晶粒到IC晶粒互连

摘要

一种多芯片模块包括第一集成电路(integrated circuit，IC)晶粒和第二IC晶粒。所述第一IC晶粒包括第一键合焊盘的阵列、多个第一码组电路，以及所述多个第一码组电路与所述第一键合焊盘的阵列之间的第一交织互连，所述第一交织互连包括第一交织图案，所述第一交织图案使得来自不同码组电路的数据耦合到相邻的第一键合焊盘。所述第二IC晶粒包括电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列、多个第二码组电路，以及所述多个第二码组电路与所述第二键合焊盘的阵列之间的第二交织互连，所述第二交织互连包括第二交织图案，所述第二交织图案使得来自不同码组的数据耦合到相邻的第二键合焊盘。

说明书

相关申请案交叉申请

本申请要求于2018年9月12日提交的发明名称为“使用错误校正码和数据路径交织的IC晶粒到IC晶粒互连(IC Die To IC Die Interconnect Using Error CorrectingCode And Data Path Interleaving)”的美国临时专利申请序列第62/730,048号的优先权，该临时专利申请以引入的方式并入本文中，就如同将其内容全部复制在本文一样。

技术领域

本申请涉及集成电路(integrated circuit，IC)技术，并且更具体地涉及多芯片模块的IC晶粒之间的通信。

背景技术

集成电路(integrated circuit，IC)技术在过去的五十年中已经有了很大的进步。IC现在是普遍的并且存在于电子设备、机器、车辆、电器和许多其它设备中。大型处理IC现在包括数十亿个晶体管，而存储器IC包括数千亿个晶体管。IC上晶体管的密度可以达到每平方毫米1亿个晶体管。然而，单个IC的处理能力可能不足以满足所需的处理需要。因此，IC可以键合在一起，使得两个(或多个)IC紧密耦合并提供更大的处理能力。

IC之间的晶粒到晶粒(die to die，D2D)互连通过将夹层IC上的键合焊盘(“焊盘”)互连以创建多芯片模块来实现。一个IC的键合焊盘以焊接的方式电耦合到另一个IC的键合焊盘。然而，焊接要求键合焊盘以足够的间距间隔开，使得焊料不会在键合焊盘之间渗出从而使键合焊盘彼此短路。一种较新的技术不使用焊料而是直接将一个IC的铜键合焊盘键合到另一个IC的铜键合焊盘。与使用焊料的旧技术相比，这种较新的技术支持相邻键合焊盘之间的较小间距。在任一实施方案中，当相邻的键合焊盘由于焊料或键合焊盘故障而短路或者由于诸如颗粒或抛光引起的凹陷的缺陷而开路时，在IC之间传输的数据被破坏。

一种克服由键合焊盘短路/开路引起的问题的现有方法是对至少一些数据使用两个或多个冗余的键合焊盘。然而，随着用于冗余的键合焊盘的加倍，键合焊盘阵列的硅面积与冗余成比例地增加，从而导致高硅面积成本、来自高电容负载的额外能耗，并且导致发热的增加。键合焊盘和连接的加倍不是优选的。

发明内容

根据本发明的第一实施例，多芯片模块包括第一集成电路(integrated circuit，IC)晶粒和第二IC晶粒。所述第一IC晶粒具有第一键合焊盘的阵列、多个第一码组电路，以及所述多个第一码组电路与所述第一键合焊盘的阵列之间的第一交织互连。所述第一交织互连包括第一交织图案，所述第一交织图案使得来自不同码组电路的数据耦合到相邻的第一键合焊盘。所述第二IC晶粒具有电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列、多个第二码组电路，以及所述多个第二码组电路与所述第二键合焊盘的阵列之间的第二交织互连，所述第二交织互连包括第二交织图案，所述第二交织图案使得来自不同码组的数据耦合到相邻的第二键合焊盘。

所述多芯片模块提供优于现有结构/设备的重要益处和优点。通过对用于传输到不同的IC的数据进行编码以及通过在编码之后对所述数据进行交织，所述第一实施例可以校正一个或多个相邻的键合焊盘短路、检测两个或多个相邻的键合焊盘短路，以及校正两个或多个键合焊盘开路(即使彼此相邻)。键合焊盘短路和键合焊盘开路的校正和检测的级别取决于所述码组电路使用的错误校正码(error correcting code，ECC)和采用的所述交织。因此，所述第一实施例(和随后的实施例)利用减少的译码和键合焊盘冗余保护在多芯片模块的IC晶粒之间传输的数据。

本发明提供了可以与所述实施例中的一个或多个一起使用的各个方面。这些方面可以单独地、双重地或全部地彼此组合。根据所述第一实施例的第一方面，所述多个第一码组电路中的每个第一码组电路直接对应于相应的第二码组电路。根据所述第一实施例的第二方面，所述第一交织互连对至少两个不同的第一码组电路的数据进行交织，以及所述第二交织互连对至少两个不同的对应第二码组电路的数据进行交织。

根据所述第一实施例的第三方面，所述第一键合焊盘的阵列组织成行和列，以及所述第二键合焊盘的阵列组织成行和列。在该方面中，对于每行第一键合焊盘，相邻的第一键合焊盘对应于不同的第一码组电路，以及对于每列第一键合焊盘，相邻的第一键合焊盘对应于不同的第一码组电路。

根据所述第一实施例的第四方面，所述多个第一码组电路中的每一个用于校正单个第一键合焊盘短路/开路并检测两个第一键合焊盘短路/开路。此外，根据采用的所述ECC和所述交织图案，可以检测和校正更多数量的短路和开路。

根据所述第一实施例的第五方面，所述第一交织互连对四个不同的第一码组电路的数据进行交织，以及所述第二交织互连对四个不同的第二码组电路的数据进行交织，所述四个不同的第二码组电路对应于所述四个不同的第一码组电路。在该第五方面中，对于每行第一键合焊盘，所述第一交织互连可以建立对应于所述四个不同的第一码组电路的四路交织图案，以及对于每列第一键合焊盘，所述第一交织互连可以建立对应于所述四个不同的第一码组电路的四路交织图案。

本发明的第二实施例涉及一种维护多芯片模块的第一IC晶粒与第二IC晶粒之间的通信的方法。该方法包括：所述第一IC晶粒产生用于传输到所述第二IC晶粒的数据，所述第一IC晶粒对所述数据进行编码以产生多个码组中的第一编码数据，以及所述第一IC晶粒通过具有第一交织图案的第一交织互连将所述第一编码数据分配到第一键合焊盘的阵列，所述第一交织图案使得所述编码数据耦合到所述第一键合焊盘的阵列，从而使得每个码组的位耦合到不相邻的第一键合焊盘。此外，所述方法包括：所述第二IC晶粒通过电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列并且通过具有对应于所述第一交织图案的第二交织图案的第二交织互连接收所述编码数据，以及所述第二IC晶粒对所述编码数据进行解码以产生解码数据。

所述第二实施例还包括可以单独或组合应用的多个方面。根据所述第二实施例的第一方面，对所述数据进行编码以产生编码数据包括使用所述第一IC晶粒的多个第一码组电路，以及对所述编码数据进行解码以产生所述解码数据使用所述第二IC晶粒的多个第二码组电路，所述多个第二码组电路直接对应于所述多个第一码组电路。在该第一方面中，所述第一互连可以对至少两个不同的第一码组电路的数据进行交织，以及所述第二互连可以对至少两个不同的对应第二码组电路的数据进行交织。

根据所述第二实施例的第二方面，所述第一键合焊盘的阵列组织成行和列，以及所述第二键合焊盘的阵列组织成行和列。在该第二方面中，对于每行第一键合焊盘，相邻的第一键合焊盘可以对应于多个第一码组电路中的不同的第一码组电路，以及对于每列第一键合焊盘，相邻的第一键合焊盘可以对应于多个第一码组电路中的不同的第一码组电路。

根据所述第二实施例的第三方面，所述多个第一码组电路各自用于校正单个第一键合焊盘短路/开路并检测两个第一键合焊盘短路/开路。

根据所述第二实施例的第四方面，所述第一交织互连对多个第一码组电路中的四个不同的第一码组电路的数据进行交织，以及所述第二交织互连对多个第二码组电路中的四个不同的第二码组电路的数据进行交织，所述四个不同的第二码组电路分别对应于所述四个不同的第一码组电路。根据该第四方面，对于每行第一键合焊盘，建立对应于所述四个不同的第一码组电路的四路交织图案，以及对于每列第一键合焊盘，建立对应于所述四个不同的第一码组电路的四路交织图案。在该第四方面中，所述多个第一码组电路可以用于校正至少两个第一键合焊盘短路/开路并检测至少三个第一键合焊盘短路/开路。

第三实施例涉及一种维护第一IC晶粒与外部设备之间的通信的方法。所述方法包括：所述第一IC晶粒产生用于传输到所述外部设备的数据，所述第一IC晶粒对所述数据进行编码以产生多个码组中的第一编码数据，以及所述第一IC晶粒通过具有第一交织图案的第一交织互连将所述第一编码数据耦合到第一键合焊盘的阵列，所述第一交织图案使得所述第一编码数据耦合到所述第一键合焊盘的阵列，从而使得每个码组的位耦合到不相邻的第一键合焊盘，并且使得所述编码数据用于由第二IC晶粒接收。所述第三实施例的所述方法还包括：所述第一IC晶粒通过所述第一键合焊盘的阵列并且通过所述第一交织互连接收来自所述外部设备晶粒的第二编码数据，以及所述第一IC晶粒对所述第二编码数据进行解码以产生第二解码数据。

所述第三实施例包括可以单独或组合应用的各个方面。根据所述第三实施例的第一方面，对所述数据进行编码以产生所述第一编码数据包括使用所述第一IC晶粒的多个第一码组电路，以及对所述第二编码数据进行解码以产生所述第二解码数据使用所述多个第一码组电路。在该方面中，所述第一互连对至少两个不同的第一码组电路的数据进行交织。

根据所述第三实施例的第二方面，所述第一键合焊盘的阵列组织成行和列。此外，对于每行第一键合焊盘，相邻的第一键合焊盘对应于多个第一码组电路中的不同的第一码组电路，以及对于每列第一键合焊盘，相邻的第一键合焊盘对应于多个第一码组电路中的不同的第一码组电路。

利用交织来自不同码组的相邻焊盘，我们将校正相邻焊盘故障而不增加键合焊盘阵列的面积。从结合附图和权利要求的以下详细描述中将更清楚地理解这些和其它特征。

附图说明

为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。

图1是说明了根据所述实施例构造的具有第一IC晶粒和第二IC晶粒的多芯片模块的部分的截面侧视图。

图2是说明了根据所述实施例的具有键合焊盘短路和键合焊盘开路的图1的多芯片模块的截面侧视图。

图3是根据图1的实施例的第一方面的图1的第一IC晶粒的部分的示意性顶视图。

图4是根据图1的实施例的第二方面的图1的第一IC晶粒的部分的示意性顶视图。

图5是说明了根据本发明的实施例构造的码组电路的框图。

图6A是说明了根据本发明的实施例的多芯片模块的操作的流程图。

图6B是说明了根据本发明的实施例的多芯片模块的第一IC晶粒的操作的流程图。

图7是说明了根据本发明的实施例的多芯片模块的第一IC晶粒的操作的流程图。

图8是说明了根据本发明的实施例的多芯片模块的第二IC晶粒的操作的流程图。

具体实施方式

首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。

图1是说明了根据所述实施例构造的具有第一集成电路(integrated circuit，IC)晶粒102和第二IC晶粒112的多芯片模块的部分的截面侧视图。第一IC晶粒102包括多个处理系统111A-111N，多个处理系统111A-111N通过通信接口110相互耦合。通信I/F 110可以是NoC(或者NoC的部分)，并且可以维护用于IC晶粒102的IC晶粒间通信的所有或部分。与图1的实施例100中展示的那些IC晶粒间通信接口相比，第一IC晶粒102可以包括附加的IC晶粒间通信接口。

第二IC晶粒112包括多个处理系统124A-124N，多个处理系统124A-124N通过通信接口122相互耦合。通信I/F 122可以是NoC，并且可以维护用于第二IC晶粒112的IC晶粒间通信的所有或部分。与图1的实施例100中展示的IC晶粒间通信接口相比，第二IC晶粒112可以包括附加的IC晶粒间通信接口。处理电路124A-124N可以执行与第一IC晶粒102的多个处理电路111A-111N相似或互补的功能。

第一IC晶粒102和第二IC晶粒112中的每一个可以是芯片上系统(system on achip，SoC)，SoC包括分别执行各自功能并具有各自结构的多个处理系统，例如111A-111N和124A-124N，例如通用处理器、通信处理器(蜂窝、WiFi、蓝牙等)、网络接口处理器、图像处理器、音频处理器、图形处理器、算术单元处理器、保密处理器、安全处理器，以及其它处理结构中的人类交互处理器、存储器控制器和计算机总线接口处理器。SoC通常比包括单独处理系统的设备更小、更便宜，并且功耗更低。可以理解，第一IC晶粒102和第二IC晶粒112也可以具有附加的结构。第一IC晶粒102和第二IC晶粒112可以在制造工艺中由半导体衬底形成。

第一IC晶粒102和第二IC晶粒112包括允许它们彼此有效通信并且没有/具有很少通信错误的结构。为了满足这些通信要求，第一IC晶粒102还包括第一键合焊盘104的阵列、多个第一码组电路106A-106N，以及多个第一码组电路106A-106N与第一键合焊盘104的阵列之间的第一交织互连108。第一交织互连108包括第一交织图案，第一交织图案使得来自不同码组电路106A-106N的数据耦合到第一键合焊盘104的阵列的相邻的第一键合焊盘。多个第一码组电路106A-106N通过至少一个通信I/F 110与多个处理电路111A-111N相互耦合。

第二IC晶粒112还包括第二键合焊盘114的阵列，第二键合焊盘114的阵列电耦合到第一键合焊盘104的阵列。第二IC晶粒112还包括多个第二码组电路116A-116N，以及多个第二码组电路116A-116N与第二键合焊盘114的阵列之间的第二交织互连118。第二交织互连118包括第二交织图案，第二交织图案使得来自不同码组的数据耦合到相邻的第二键合焊盘114。多个第二码组电路116A-116N通过至少一个通信I/F 122与多个处理电路124A-124N相互耦合。

第一键合焊盘104的阵列可以通过铜键合焊盘键合120耦合到第二键合焊盘114的阵列，这支持第一键合焊盘104和第二键合焊盘114的减小的间距。可以采用传统的铜键合焊盘到铜键合焊盘键合技术来将第一键合焊盘104键合到第二键合焊盘114。在替代结构中，可以使用焊料球将第一键合焊盘104键合到第二键合焊盘114。注意，为了说明性目的，在第一IC晶粒102与第二IC晶粒112之间展示了间隙，以展示它们之间的键合。在一些实施例中，第一IC晶粒102和第二IC晶粒112的硅表面彼此直接邻接，使得第一键合焊盘104的阵列直接邻接第二键合焊盘114的阵列。

虽然在图1中展示了包括两个IC晶粒102和112的多芯片模块100的单个夹层结构，但是本文描述的原理可以应用于具有三个或多个IC晶粒的夹层结构。例如，一个IC晶粒可以被夹在两个IC晶粒之间，并且通过电耦合的相应键合焊盘在相邻的IC晶粒之间相互耦合。因此，夹在两个IC晶粒之间的IC晶粒将在其两个平坦表面上具有键合焊盘以维护其间的通信。此外，虽然未在图1中展示，但是第一IC晶粒102和/或第二IC晶粒可以具有维护多芯片模块到外部设备的耦合的附加的键合焊盘(未展示)。

在图1的多芯片模块100中，多个第一码组电路106A-106N中的每个第一码组电路直接对应于相应的第二码组电路116A-116N，即，第一码组电路106A对应于第二码组电路116A、第一码组电路106B对应于第二码组电路116B，以及第一码组电路106C对应于第二码组电路116C等。如本文将参考图6A至图8进一步描述的，在根据本发明维护的IC晶粒间通信中，第一IC晶粒102与第二IC晶粒112之间的数据由例如第一IC晶粒102的第一码组电路106A编码，并且通过第一交织互连108耦合到相应的第一键合焊盘104。然后将数据耦合到第二键合焊盘114，并且通过第二交织互连118将数据从第二键合焊盘114耦合到第二IC晶粒112的第二码组电路116B。第二IC晶粒112的第二码组电路116对编码数据进行解码，以产生用于传输到第二IC晶粒112的数据。利用本发明的编码/交织/解码，可以克服至少一些键合焊盘短路/开路。第一IC晶粒102和第二IC晶粒112检测和校正由键合焊盘短路/开路引起的错误的能力是基于所采用的编码冗余和交织图案。

在一个特定示例中，第一交织互连108对至少两个不同的第一码组电路的数据进行交织，并且第二交织互连118对至少两个不同的对应第二码组电路的数据进行交织。在该示例中，多个第一码组电路106A-106B和多个第二码组电路116A-116B中的每一个可以用于使用一种类型的错误校正码(error correcting code，ECC)来校正单个相邻的键合焊盘短路，检测两个或多个相邻的键合焊盘短路，并且校正两个或多个键合焊盘开路。在另一个特定示例中，第一交织互连108对四个不同的第一码组电路例如104A-104D的数据进行交织，并且第二交织互连118对四个不同的第二码组电路的数据进行交织，四个不同的第二码组电路对应于四个不同的第一码组电路。根据所使用的编码，在该示例中，第一码组电路106A-106D和多个第二码组电路116A-116D能够使用一种类型的ECC来校正至少两个第一键合焊盘104短路/开路并检测至少三个第一键合焊盘104短路/开路。当然，利用使用更多冗余位的不同ECC的更高错误校正性能，可以校正和检测更多数量的键合焊盘开路/短路。较小与较大ECC之间的折衷是基于键合焊盘数量和编码/解码负载。

如将在图3和图4中进一步说明的，第一键合焊盘104的阵列组织成行和列，并且第二键合焊盘114的阵列组织成行和列。在该结构的一个方面中，对于每行第一键合焊盘104，相邻的第一键合焊盘104对应于不同的第一码组电路106A-106N，并且对于每列第一键合焊盘104，相邻的第一键合焊盘104对应于不同的第一码组电路106A-106N。当第一交织互连108对四个不同的第一码组电路106A-106D的数据进行交织时，第二交织互连118对四个不同的第二码组电路116A-116D的数据进行交织，四个不同的第二码组电路116A-116D对应于四个不同的第一码组电路106A-106D。在这种情况下，对于每行第一键合焊盘104，第一交织互连108建立对应于四个不同的第一码组电路106A-106D的四路交织图案，并且对于每列第一键合焊盘104，第一交织互连108建立对应于四个不同的第二码组电路116A-116D的四路交织图案。

图2是说明了根据所述实施例的具有键合焊盘短路和键合焊盘开路的图1的多芯片模块的截面侧视图。与图1的示例100相比，图2的示例200包括键合焊盘短路202，键合焊盘短路202使相邻的第一键合焊盘104和相邻的第二键合焊盘114短路。此外，展示了键合焊盘开路，其中键合焊盘104和114不能电耦合。利用参考图1描述的编码/交织/解码结构，克服了相邻的键合焊盘短路和/或单个键合焊盘开路，以保持第一IC晶粒102与第二IC晶粒112之间的数据链路。图6A至图8将描述支持该校正过程的操作。根据由第一码组电路106A-106D和多个第二码组电路116A-116D使用的交织级别和ECC，本发明的实施例具有校正两个或多个相邻的键合焊盘故障和检测三个或多个键合焊盘故障的能力。

图3是根据图1的实施例的第一方面的图1的第一IC晶粒的部分300的示意性顶视图。在图3的部分300中，第一键合焊盘104的阵列的部分302组织成行和列，其中键合焊盘104表示为104IJ，其中I表示行，J表示列。在图3的部分300中，第一交织互连108的说明部分对至少两个不同的第一码组电路例如106A和106B的数据进行交织。因此，在图3的部分300中，对于每行第一键合焊盘104，相邻的第一键合焊盘104对应于不同的第一码组电路106A或106B，并且对于每列第一键合焊盘104，相邻的第一键合焊盘104对应于不同的第一码组电路106A或106B。

在图3的部分300中，多个第一码组电路106A-106B中的每一个用于校正单个相邻的键合焊盘短路306或308，校正多个键合焊盘开路，并且利用一个ECC检测两个相邻的第一键合焊盘104短路。键合焊盘短路306使两个不同的第一码组电路106A和106B的数据短路，并且键合焊盘短路308使两个不同的第一码组电路106A和106B的数据短路。基于由第一码组电路106A和106B以及116A和116B使用的编码，即使与这两个键合焊盘10415和10416(或10425和10435)相关联的数据被短路，在第一IC晶粒102与第二IC晶粒112之间传输的数据也是正确的。使用不同的ECC，图3的部分300可以校正多于一个的相邻的键合焊盘短路，检测多于两个的相邻的键合焊盘短路，并且校正至少两个键合焊盘开路。

虽然在图3中未展示第二IC晶粒112的部件，但是第二IC晶粒112包括与第一IC晶粒102的部件互补的部件。第二键合焊盘114的阵列(未展示)也组织成行和列，并且与第一键合焊盘104的阵列302互补。此外，图4中展示的示例可以跨越第一键合焊盘104的阵列和第二键合焊盘114的阵列的全部延伸以及延伸到其它码组电路。

图4是根据图1的实施例的第二方面的图1的第一IC晶粒的部分400的示意性顶视图。第一键合焊盘104的阵列的部分402组织成行和列，其中键合焊盘表示为104IJ，其中I表示行，J表示列。虽然第二IC晶粒112的部件未在图4中展示，但是存在与展示的第一IC晶粒102的部件互补的第二IC晶粒112的类似结构。

在图4的部分400中，第一交织互连108对四个不同的第一码组电路106A-106D的数据进行交织，并且第二交织互连118对四个不同的第二码组电路116A-116D的数据进行交织，四个不同的第二码组电路116A-116D对应于四个不同的第一码组电路106A-106D。在这种情况下，对于每行第一键合焊盘104，第一交织互连108建立对应于四个不同的第一码组电路106A-106D的四路交织图案，并且对于每列第一键合焊盘104，第一交织互连108建立对应于四个不同的第一码组电路106A-106D的四路交织图案。图4的部分400能够使用第一ECC校正至少两个相邻的第一键合焊盘104，例如，第一键合焊盘10414与10415之间的短路404和第一键合焊盘10415与10416之间的短路406。同样地，图4的部分400能够使用第一ECC校正一列中的至少两个相邻的第一键合焊盘104短路，例如，第一键合焊盘10426与10436之间的短路408和第一键合焊盘10436与10446之间的短路410。部分400还能够检测多于两个的相邻的第一键合焊盘104短路，并使用第一ECC将此指示给第一IC晶粒102的控制电路。不同的、更鲁棒的ECC的使用使得能够校正多于两个的相邻的键合焊盘短路/开路和检测多于三个的相邻的键合焊盘短路。键合焊盘开路的检测和校正以类似的方式进行维护。

图5是说明了根据本发明的实施例构造的码组电路的框图。码组电路500可以是形成在第一IC晶粒102中的第一码组电路106A-106N中的一个，或者是形成在图1的第二IC晶粒112中的第二码组电路116A-116N中的一个。假设码组电路500形成在第一IC晶粒102中，第一码组电路500包括IC数据接口502，IC数据接口502接收用于从第一IC晶粒102传输到第二IC晶粒112的数据(M位)。输出数据缓冲器504对数据进行缓冲，数据编码器506根据编程ECC技术对数据进行编码，而编码数据缓冲器508对编码数据进行缓冲。互连I/F 510与交织互连接合，交织互连将编码数据耦合到对应的键合焊盘。注意，互连I/F 510维护单个双向数据路径。在不同的实施例中，传输和接收数据的路径是分开的。

对于从不同的IC晶粒接收的数据，互连I/F 510通过键合焊盘和与其耦合的交织互连从不同的IC晶粒接收编码数据。编码数据缓冲器512对编码数据进行缓冲，编码数据解码器514对编码数据进行解码以产生解码数据，而解码数据缓冲器516对解码数据进行缓冲。IC解码数据I/F 518向IC晶粒内部提供解码数据以供进一步使用。注意，数据和解码数据具有M位的宽度，而编码数据具有N位的宽度，其中N比M大一个译码因子。各种译码技术可以用于执行编码/解码功能，例如，汉明码和其它简单的块码。在所使用的译码技术的复杂性与译码技术检测/校正由键合焊盘短路/开路引起的错误的能力之间存在折衷。

图6A是说明了根据本发明的实施例的多芯片模块的操作的流程图。图6A的操作600开始于第一IC晶粒产生用于传输到第二IC晶粒的数据(步骤602)。操作600继续，第一IC晶粒对数据进行编码以产生多个码组中的编码数据(步骤604)。接下来，操作600继续，第一IC晶粒通过具有第一交织图案的第一交织互连将编码数据分配到第一键合焊盘的阵列，第一交织图案使得编码数据耦合到第一键合焊盘的阵列，从而使得每个码组的位耦合到不相邻的第一键合焊盘(步骤606)。

接下来，操作600包括第二IC晶粒通过电耦合到第一键合焊盘的阵列的第二键合焊盘的阵列并且通过具有对应于第一交织图案的第二交织图案的第二交织互连接收编码数据(步骤608)。操作600结束于第二IC晶粒对编码数据进行解码以产生解码数据(步骤610)。

图6A的操作600可以采用特定的结构。根据图6的实施例的第一方面，对数据进行编码以产生编码数据包括使用第一IC晶粒的多个第一码组电路，并且对编码数据进行解码以产生解码数据使用与多个第一码组电路直接对应的第二IC晶粒的多个第二码组电路。在该方面中，第一互连对至少两个不同的第一码组电路的数据进行交织，并且第二互连对至少两个不同的对应第二码组电路的数据进行交织。

根据该结构的第一方面，第一键合焊盘的阵列可以组织成行和列，并且第二键合焊盘的阵列组织成行和列。在该结构的第一方面中，对于每行第一键合焊盘，相邻的第一键合焊盘对应于多个第一码组电路中的不同的第一码组电路，并且对于每列第一键合焊盘，相邻的第一键合焊盘对应于多个第一码组电路中的不同的第一码组电路。在该方面中，多个第一码组电路各自用于校正单个第一键合焊盘短路/开路并检测两个第一键合焊盘短路/开路。

根据该结构的第二方面，第一交织互连对多个第一码组电路中的四个不同的第一码组电路的数据进行交织，并且第二交织互连对多个第二码组电路中的四个不同的第二码组电路的数据进行交织，四个不同的第二码组电路分别对应于四个不同的第一码组电路。在该结构的该第二方面中，对于每行第一键合焊盘，建立对应于四个不同的第一码组电路的四路交织图案，并且对于每列第一键合焊盘，建立对应于四个不同的第一码组电路的四路交织图案。在这种情况下，多个第一码组电路用于校正至少两个第一键合焊盘短路，检测至少三个第一键合焊盘短路，并且校正至少三个键合焊盘开路。

图6B是说明了根据本发明的实施例的与外部设备通信的第一IC晶粒的操作的流程图。外部设备可以是多芯片模块的第二IC晶粒、不同的IC晶粒，或者与第一IC晶粒通信的另一设备。图6B的操作650开始于第一IC晶粒产生用于传输到外部设备的数据(步骤652)。操作650继续，第一IC晶粒对数据进行编码以产生多个码组中的编码数据(步骤654)。接下来，操作650继续，第一IC晶粒通过具有第一交织图案的第一交织互连将编码数据分配到第一键合焊盘的阵列，第一交织图案使得编码数据耦合到第一键合焊盘的阵列，从而使得每个码组的位耦合到不相邻的第一键合焊盘(步骤656)。

接下来，操作650包括第一IC晶粒通过第一键合焊盘的阵列并且通过具有第一交织图案的第一交织互连接收来自外部设备的第二编码数据(步骤658)。操作650结束于第一IC晶粒对第二编码数据进行解码以产生第二解码数据(步骤660)。图6B的操作650包括与参考图6A描述的方面相同/相似的各个方面。

图7是说明了根据本发明的实施例的多芯片模块的第一IC晶粒的操作的流程图。图7的操作700与图6A和图6B的操作以及图1至图5的结构一致。操作700开始于第一IC晶粒的第一码组电路接收要传输到第二IC晶粒的数据(步骤702)。然后，第一码组电路对数据进行缓冲(步骤704)。然后，第一码组电路对数据进行编码以产生编码数据(步骤706)。接下来，第一码组电路对编码数据进行缓冲(步骤708)。最后，第一码组电路通过第一交织互连和第一键合焊盘的阵列将编码数据传输到第二IC晶粒(步骤710)。

图8是说明了根据本发明的实施例的多芯片模块的第二IC晶粒的操作的流程图。图8的操作800与图7的操作700互补，但是是从正在接收来自第一IC晶粒的数据的第二IC晶粒的角度来看。操作800开始于第二IC晶粒的第二码组电路通过第二键合焊盘的阵列和第二交织互连接收来自第一IC晶粒的编码数据(步骤802)。操作800继续，第二IC晶粒的第二码组电路对编码数据进行缓冲(步骤804)，并且第二码组电路对编码数据进行解码以产生解码数据(806)。然后，第二码组电路对解码数据进行缓冲(步骤808)，并且转发解码数据以供第二IC晶粒使用(步骤810)。

利用交织来自不同码组的相邻焊盘，我们将校正相邻焊盘故障而不增加键合焊盘阵列的面积。虽然本发明提供了多个具体实施例，但应当理解，所公开的系统和方法也可通过其它多种具体形式体现，而不会脱离本发明的精神或范围。本发明的示例应被视为说明性而非限制性的，且本公开并不限于本文中所给出的细节。例如，各种元件或部件可以在另一系统中组合或合并，或者某些特征可以省略或不实施。

此外，在不脱离本发明的范围的情况下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法进行组合或集成。展示或论述为彼此耦合或直接耦合或通信的其它项也可以采用电方式、机械方式或其它方式经由某一接口、设备或中间组件间接地耦合或通信。其它变更、替换、更替示例对本领域技术人员而言是显而易见的，且这些变更，替换，以及更替实例均不脱离此处公开的精神和范围。