超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法

摘要

一种超结碳化硅半导体装置具备：第一导电型的碳化硅半导体基板(1)、第一导电型的第一半导体层(2)、重复交替地配置有外延生长的第一导电型的第一柱区(31)和离子注入的第二导电型的第二柱区(30)的并列pn区(33)、第二导电型的第二半导体层(16)、第一导电型的第一半导体区(17)、沟槽(23)、隔着栅绝缘膜(19)而设置在沟槽(23)的内部的栅电极(20)、以及第一电极(22)。第一柱区的杂质浓度为1.1×1016/cm3以上且5.0×1016/cm3以下。

说明书

技术领域

本发明涉及超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法。

背景技术

在通常的n型沟道纵向型MOSFET(Metal Oxide Semiconductor Field EffectTransistor：绝缘栅型场效应晶体管)中，形成于半导体基板内的多个半导体层中，n型传导层(漂移层)是电阻最高的半导体层。该n型漂移层的电阻对整个纵向型MOSFET的导通电阻带来较大影响。通过将n型漂移层的厚度减薄并且使电流路径变短，从而能够实现降低整个纵向型MOSFET的导通电阻。

但是，纵向型MOSFET通过在关断状态下耗尽层扩展到高电阻的n型漂移层，从而也具有保持耐压的功能。因此，在为了降低导通电阻而使n型漂移层减薄的情况下，关断状态下的耗尽层的扩展变短，由此变得容易在低的施加电压下达到击穿电场强度，且耐压下降。另一方面，为了提高纵向型MOSFET的耐压，需要使n型漂移层的厚度增加，导致导通电阻增加。这样的导通电阻与耐压的关系称为权衡关系，通常难以使处于权衡关系的两者同时提高。已知该导通电阻与耐压的权衡关系在IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)和/或双极型晶体管、二极管等半导体装置中也同样成立。

作为解决上述那样的问题的半导体装置的结构，已知有超结(SJ：SuperJunction：超结)结构。例如，已知具有超结结构的MOSFET(以下，记为SJ-MOSFET)。图16是示出以往的SJ-MOSFET的结构的截面图。

如图16所示，SJ-MOSFET200以例如在由硅(Si)构成的高杂质浓度的n

此外，在n

以往的SJ-MOSFET200如例如下述专利文献1所记载的那样，在n

n

p

在以往的SJ-MOSFET200中，p型柱区130由于需要与源极电极122连接，所以被设置于源极电极122的接触孔正下方(n

现有技术文献

专利文献

专利文献1：日本特开2008-016518号公报

专利文献2：日本特开2016-192541号公报

专利文献3：日本特开2018-019069号公报

专利文献4：日本特开2012-164707号公报

专利文献5：日本特开2018-142682号公报

非专利文献

非专利文献1：Jun Sakakibara，等，“具有高纵横比P/N柱结构的600V级超结MOSFET(600V-class Super Junction MOSFET with High Aspect Ratio P/N ColumnsStructure)”，ISPSD，2008

发明内容

技术问题

这样的结构的SJ-MOSFET200在源极-漏极之间作为体二极管而内置由p

本发明为了解决上述的现有技术的问题点，其目的在于提供使用碳化硅而能够抑制体二极管成为硬恢复的超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法。

技术方案

为了解决上述的课题，并实现本发明的目的，本发明的超结碳化硅半导体装置具有以下特征。超结碳化硅半导体装置在第一导电型的碳化硅半导体基板的正面设置有第一导电型的第一半导体层。在所述第一半导体层的、相对于所述碳化硅半导体基板侧为相反侧的表面设置有并列pn区，该并列pn区是在与所述正面平行的面交替重复地配置第一导电型的第一柱区和第二导电型的第二柱区而成。在所述并列pn区的、相对于所述碳化硅半导体基板侧为相反侧的表面设置有第二导电型的第二半导体层。在所述第二半导体层的内部选择性地设置有杂质浓度比所述第一半导体层的杂质浓度高的第一导电型的第一半导体区。设置有贯穿所述第一半导体区和所述第二半导体层而到达所述并列pn区的沟槽。在所述沟槽的内部隔着栅绝缘膜设置有栅电极。设置有与所述第一半导体区和所述第二半导体层接触的第一电极。此外，所述第一柱区的杂质浓度为1.1×10

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，还具备设置于所述并列pn区与所述第二半导体层之间且杂质浓度比所述第一柱区的杂质浓度高的第一导电型的第三半导体层。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，还具备：第二导电型的第二半导体区，其设置于所述第三半导体层内且与所述沟槽的底部接触；以及第二导电型的第三半导体区，其设置于所述第三半导体层内的所述沟槽之间。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述第一半导体层的杂质浓度比所述第一柱区的杂质浓度低，并且所述第一半导体层的杂质浓度为1.1×10

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述第二柱区的少数载流子寿命为0.5ns～500ns。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述第二柱区具有晶体缺陷。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述第二柱区的周期为0.4μm～3.0μm，优选为0.4μm～2.0μm。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述第二柱区仅设置于所述沟槽与所述沟槽之间的区域。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述第二柱区设置于所述沟槽与所述沟槽之间的区域以及所述沟槽正下方的区域。

此外，本发明的超结碳化硅半导体装置的特征在于，在上述的发明中，所述沟槽正下方的区域的第二柱区比所述沟槽与所述沟槽之间的区域的第二柱区浅。

为了解决上述的课题，并实现本发明的目的，本发明的超结碳化硅半导体装置的制造方法具有以下特征。首先，进行在第一导电型的碳化硅半导体基板的正面形成第一导电型的第一半导体层的第一工序。接下来，进行在所述第一半导体层的、相对于所述碳化硅半导体基板侧为相反侧的表面，形成并列pn区的第二工序，所述并列pn区是在与所述正面平行的面交替重复地配置第一导电型的第一柱区和第二导电型的第二柱区而成。接下来，进行在所述并列pn区的、相对于所述碳化硅半导体基板侧为相反侧的表面形成第二导电型的第二半导体层的第三工序。接下来，进行在所述第二半导体层的内部选择性地形成杂质浓度比所述第一半导体层高的第一导电型的第一半导体区的第四工序。接下来，进行形成贯穿所述第一半导体区和所述第二半导体层而到达所述并列pn区的沟槽的第五工序。接下来，进行在所述沟槽的内部隔着栅绝缘膜而形成栅电极的第六工序。接下来，进行形成与所述第一半导体区和所述第二半导体层接触的第一电极的第七工序。在所述第二工序中，利用外延生长使所述第一柱区的杂质浓度为1.1×10

根据上述的发明，通过利用SiC形成，从而能够使n型柱区的杂质浓度提高为1.1×10

技术效果

根据本发明的超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法，具有使用碳化硅而能够抑制体二极管成为硬恢复的这样的效果。

附图说明

图1是示出实施方式1的碳化硅SJ-MOSFET的结构的截面图。

图2是示出以往的碳化硅MOSFET中的、在室温下的载流子浓度的图表。

图3是示出实施方式1的碳化硅SJ-MOSFET中的、在室温下的载流子浓度的图表。

图4是示出以往的碳化硅MOSFET中的、在高温时的载流子浓度的图表。

图5是示出实施方式1的碳化硅SJ-MOSFET中的、在高温时的载流子浓度的图表。

图6是示出实施方式1的碳化硅SJ-MOSFET的制造过程中的状态的截面图(其一)。

图7是示出实施方式1的碳化硅SJ-MOSFET的制造过程中的状态的截面图(其二)。

图8是示出实施方式1的碳化硅SJ-MOSFET的制造过程中的状态的截面图(其三)。

图9是示出实施方式2的碳化硅SJ-MOSFET的结构的截面图。

图10是示出实施方式1、2的碳化硅SJ-MOSFET和以往的MOSFET的VDS与CDS之间的关系的图表。

图11是示出实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的VDS与IDS的变动的图表。

图12是示出实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的导通特性的图表。

图13是示出实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的关断特性的图表。

图14是示出实施方式3的碳化硅SJ-MOSFET的结构的截面图。

图15是示出实施方式4的碳化硅SJ-MOSFET的结构的截面图。

图16是示出以往的SJ-MOSFET的结构的截面图。

符号说明

1、101：n

2、102：n

3：p

5：n型高浓度区

16、116：p

17、117：n

18、118：p

19、119：栅绝缘膜

20、120：栅电极

21、121：层间绝缘膜

22、122：源极电极

23、123：沟槽

30、130：p型柱区

30-1～30-9：第一p型柱区～第九p型柱区

31、131：n型柱区

31-1～31-8：第一n型柱区～第八p型柱区

32：n型外延层

33、133：并列pn区

200：SJ-MOSFET

300、301、302、303：碳化硅SJ-MOSFET

具体实施方式

以下，参照附图对本发明的超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法的优选实施方式进行详细说明。在本说明书和附图中，在前缀有n或p的层和区域中，分别表示电子或者空穴为多数载流子。此外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。包含有+和-的n或p的标记相同的情况下表示为相近的浓度并不限于浓度相同。应予说明，在以下的实施方式的说明和附图中，对同样的结构标记相同的符号，并省略重复的说明。

(实施方式1)

以SJ-MOSFET为例对本发明的半导体装置进行说明。图1是示出实施方式1的碳化硅SJ-MOSFET的结构的截面图。图1所示的碳化硅SJ-MOSFET300是在由碳化硅(SiC)构成的半导体基体(碳化硅基体：半导体芯片)的正面(p

n

在碳化硅SJ-MOSFET300的有源区设置有并列pn区33。并列pn区33交替地重复配置有n型柱区31和p型柱区30。p型柱区30被设置为从n

在碳化硅半导体基体的第一主面侧(p

在p

层间绝缘膜21在碳化硅半导体基体的第一主面侧的整个面以覆盖埋入到沟槽23的栅电极20的方式设置。源极电极22经由在层间绝缘膜21开口的接触孔而与n

这里，由于SiC的绝缘击穿电场高，所以能够提高n型柱区31的杂质浓度。由此，能够降低导通电阻。能够将n型柱区31的杂质浓度设为例如1.1×10

图2是示出以往的碳化硅MOSFET中的、在室温下的载流子浓度的图表。此外，图3是示出实施方式1的碳化硅SJ-MOSFET中的、在室温下的载流子浓度的图表。图2是不具有SJ结构的碳化硅MOSFET中的例子，图2和图3示出体二极管的载流子分布和杂质浓度。在图2和图3中，横轴是距半导体基体表面的深度，单位是μm。纵轴表示浓度，单位是/cm

此外，图2是使电流密度为300A/cm

如此，在实施方式1的碳化硅SJ-MOSFET中，由于利用离子注入形成p型柱区30，并且n型柱区31和n

图4是示出以往的碳化硅MOSFET中的、在高温时的载流子浓度的图表。图5是示出实施方式1的碳化硅SJ-MOSFET中的、在高温时的载流子浓度的图表。图4和图5是与图2和图3的情况同样的图表，不同之处在于是高温时的结果。与常温的情况同样地，硬恢复的抑制在n型柱区31的杂质浓度比以往的碳化硅MOSFET的n型漂移层的杂质浓度高的情况下有效。但是，高温动作时，由于高注入载流子变多，所以n型柱区31的杂质浓度优选为1.2×10

(实施方式1的碳化硅半导体装置的制造方法)

接下来，对实施方式1的碳化硅半导体装置的制造方法进行说明。图6～图8是示出实施方式1的碳化硅SJ-MOSFET的制造过程中的状态的截面图。在实施方式1中，以1.2kV耐压等级的具有沟槽结构的碳化硅SJ-MOSFET为例来说明制造方法。

首先，准备由n型的碳化硅制成的n

接下来，在n

接下来，在n

接下来，在第一n型柱区31-1的表面上，利用例如膜厚2.0μm的氧化膜形成通过光刻技术而具有预定的开口部的离子注入用掩模。然后，将铝等p型的杂质注入到氧化膜的开口部，形成深度为0.4μm～0.6μm的第二p型柱区30-2。第二p型柱区30-2是例如以宽度1.5μm且空出3.5μm的间隔而形成。在离子注入中，例如，将加速能量设为60keV～700keV，并以第二p型柱区30-2中的Al的平均浓度成为9.0×10

接下来，将图6和图7的从离子注入到外延生长的工序重复例如8次形成到第八n型柱区31-8和第九p型柱区30-9。接下来，在第一n型柱区31-8的表面上，一边掺杂例如氮原子，一边以膜厚0.5μm且杂质浓度成为8.0×10

接下来，在n型柱区31和p型柱区30的表面上，形成掺杂了铝等p型杂质的p

接下来，在惰性气体气氛中进行热处理(退火)，实施第一p型柱区30-1～第九p型柱区30-9、第一n型柱区31-1～第八p型柱区31-8、n型外延层32、n

接下来，在p

接下来，沿着n

接下来，在栅绝缘膜19上，设置掺杂有例如磷原子的多晶硅层。该多晶硅层可以以填埋沟槽23内的方式形成。通过利用光刻对该多晶硅层进行图案化，并残留在沟槽23内部，从而设置栅电极20。栅电极20的一部分可以向沟槽23外部突出。

接下来，以覆盖栅绝缘膜19和栅电极20的方式，将例如磷玻璃以1μm左右的厚度进行成膜，设置层间绝缘膜21。接下来，可以以覆盖层间绝缘膜21的方式，形成由钛(Ti)或者氮化钛(TiN)构成的势垒金属(未图示)。通过光刻对层间绝缘膜21和栅绝缘膜19进行图案化，形成使n

接下来，在接触孔内和层间绝缘膜21上设置成为源极电极22的镍(Ni)等导电性的膜。通过光刻对该导电性的膜进行图案化，将源极电极22仅残留在接触孔内。

接下来，在n

接下来，在n

接下来，在背面电极的表面，通过依次层积例如钛(Ti)、镍以及金(Au)，从而形成漏极电极焊盘(未图示)。如上所述，完成图1所示的碳化硅半导体装置。

如以上所说明的，根据实施方式1，通过利用SiC形成，能够使n型柱区的杂质浓度提高为1.1×10

(实施方式2)

接下来，对实施方式2的半导体装置的结构进行说明。图9是示出实施方式2的碳化硅SJ-MOSFET的结构的截面图。如图9所示，实施方式2的碳化硅SJ-MOSFET301与实施方式1的碳化硅SJ-MOSFET300的不同点在于：在并列pn区33的表面设置n型高浓度区(第一导电型的第三半导体层)5，并在n型高浓度区5的内部选择性地设置有p

n型高浓度区5是杂质浓度比n

p

通过设置p

在碳化硅SJ-MOSFET中，在提高n型柱区的杂质浓度而减少体二极管动作中的高注入载流子的情况下，反向恢复电流受到漏极与源极之间的电容(CDS)的影响较大。因此，通过增大CDS，从而能够进一步的软恢复化。

在实施方式2的碳化硅SJ-MOSFET301中，通过使并列pn区33上的n型高浓度区5的杂质浓度为n型柱区31的杂质浓度以上，从而增大CDS，并能够比实施方式1更加抑制硬恢复。此外，因电场在沟槽23的底部变大而产生耐压不良和/或氧化膜电场击穿，因此，通过在沟槽23的底部形成p

这里，图10是示出实施方式1、2的碳化硅SJ-MOSFET和以往的MOSFET的VDS与CDS之间的关系的图表。在图10中，横轴表示VDS(漏极-源极间电压)，单位是V，纵轴表示CDS(漏极源极间电容)，单位是F。图10的虚线S1是不具有SJ结构的碳化硅MOSFET的例子，图10的单点划线S2是实施方式1的碳化硅SJ-MOSFET的例子，图10的实线S3是实施方式2的碳化硅SJ-MOSFET的例子。

如图10所示，实施方式1的碳化硅SJ-MOSFET与不具有SJ结构的碳化硅MOSFET相比，CDS更高。进一步地，实施方式2的碳化硅SJ-MOSFET与实施方式1的碳化硅SJ-MOSFET相比，CDS更高。

此外，图11是示出实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的VDS与IDS的变动的图表。在图11中，横轴表示时间，单位是ns，左纵轴表示VDS，单位是V，右纵轴表示IDS(漏极源极间电流)，单位是A。图11的虚线S11、虚线S12是不具有SJ结构的碳化硅MOSFET的例子，图11的实线S21、实线S22是实施方式2的碳化硅SJ-MOSFET的例子。此外，虚线S11、实线S21示出VDS的变动，虚线S12、实线S22示出IDS的变动。

如图11所示，实施方式2的碳化硅SJ-MOSFET与以往的MOSFET相比，电流波形和电压波形两者呈平稳上升的软波形，且振动也变小。因此，解决了由浪涌电压的上升引起的SJ-MOSFET的击穿、在高速动作中产生振铃(振动波形)并成为噪声的产生原因这样的课题。

此外，图12是示出实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的导通特性的图表。图13是示出实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的关断特性的图表。在图12和图13中，横轴表示漏极电压，单位是V，纵轴表示漏极电流，单位是A。图12和图13的虚线S1是不具有SJ结构的碳化硅MOSFET的例子，图12和图13的实线S2是实施方式2的碳化硅SJ-MOSFET的例子。

如图13所示，实施方式2的碳化硅SJ-MOSFET和以往的MOSFET的耐压等级相同。如图12所示，实施方式2的碳化硅SJ-MOSFET与以往的MOSFET相比，在相同的耐压下导通电阻更低。此外，该倾向随着VGS(漏极源极间电压)变得越高而越显著。

(实施方式2的碳化硅半导体装置的制造方法)

接下来，对实施方式2的碳化硅半导体装置的制造方法进行说明。首先，与实施方式1同样地准备由n型碳化硅制成的n

接下来，在该第八n型柱区31-8和第九p型柱区30-9上，一边掺杂n型的杂质例如氮原子(N)，一边外延生长由碳化硅制成的n型高浓度区5。

接下来，在n型高浓度区5的表面上，利用例如氧化膜形成通过光刻技术而具有所期望的开口部的未图示的掩模。然后，将该氧化膜作为掩模而通过离子注入法将p型的杂质例如铝原子(Al)以离子方式注入。由此，在n型高浓度区5的内部形成p

此后，与实施方式1同样地，通过进行形成p

如以上所说明的，根据实施方式2，通过使n型高浓度区的杂质浓度为n型柱区的杂质浓度以上，从而增大CDS，并能够比实施方式1更加抑制硬恢复。通过在沟槽的底部形成p

(实施方式3)

接下来，对实施方式3的半导体装置的结构进行说明。图14是示出实施方式3的碳化硅SJ-MOSFET的结构的截面图。如图14所示，实施方式3的碳化硅SJ-MOSFET302与实施方式2的碳化硅SJ-MOSFET301的不同点在于：p型柱区30设置于沟槽23的正下方(沟槽23的底部的p

在实施方式3中，并列pn区33的间距(p型柱区30之间的宽度)成为实施方式1、实施方式2的一半。例如，能够将p型柱区30的宽度设为1.5μm，将n型柱区31的宽度设为1.0μm。因此，能够使n型柱区31的杂质浓度比实施方式1、实施方式2更高，能够比实施方式1、实施方式2更加抑制注入载流子，并能够使CDS提高。

此外，实施方式3的碳化硅SJ-MOSFET302能够通过在实施方式2的碳化硅SJ-MOSFET301的制造方法中，变更形成第一p型柱区30-1～第九p型柱区30-9时的由光刻技术得到的掩模的开口部而进行制造。

如以上所说明的，根据实施方式3，将p型柱区设置于沟槽的正下方。因此，能够使n型柱区的杂质浓度比实施方式1、实施方式2更高，能够比实施方式1、实施方式2更加抑制注入载流子，并能够使CDS提高。

(实施方式4)

接下来，对实施方式4的半导体装置的结构进行说明。图15是示出实施方式4的碳化硅SJ-MOSFET的结构的截面图。如图15所示，实施方式4的碳化硅SJ-MOSFET303与实施方式3的碳化硅SJ-MOSFET302的不同点在于：p型柱区30仅在沟槽23的正下方不设置第一p型柱区30-1，而仅在沟槽23与沟槽23之间的p型柱区30设置第一p型柱区30-1。

在实施方式4中，p型柱区30中沟槽23正下方的p型柱区30比沟槽23与沟槽23之间的p型柱区30形成得更浅。由此，能够提高沟槽23正下方的耐压，并抑制沟槽23底部的雪崩击穿的发生。

此外，实施方式4的碳化硅SJ-MOSFET303能够通过在实施方式3的碳化硅SJ-MOSFET302的制造方法中，变更形成第一p型柱区30-1时的由光刻技术得到的掩模的开口部而进行制造。

以上，在本发明中虽然以在由碳化硅制成的碳化硅基板的第一主面上构成MOS栅极结构的情况为例进行了说明，但是不限于此，能够对宽带隙半导体的种类(例如氮化镓(GaN)等)、基板主面的面方位等进行各种变更。此外，在本发明中，在各实施方式中，将第一导电型设为n型，将第二导电型设为p型，但是本发明即使将第一导电型设为p型，将第二导电型设为n型也同样成立。

工业上的可利用性

如上所述，本发明的超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法对电力变换装置和/或各种工业用机械等的电源装置等所使用的高耐压半导体装置有用。

权利要求书(按照条约第19条的修改)

1.(修正后)一种超结碳化硅半导体装置，其特征在于，具备：

第一导电型的碳化硅半导体基板；

第一导电型的第一半导体层，其设置于所述碳化硅半导体基板的正面；

并列pn区，其设置在所述第一半导体层的、相对于所述碳化硅半导体基板侧相反的一侧的表面，且在与所述正面平行的面交替重复地配置有第一导电型的第一柱区和第二导电型的第二柱区；

第二导电型的第二半导体层，其设置于所述并列pn区的、相对于所述碳化硅半导体基板侧相反的一侧的表面；

第一导电型的第一半导体区，其选择性地设置在所述第二半导体层的内部且杂质浓度比所述第一半导体层的杂质浓度高；

沟槽，其贯穿所述第一半导体区和所述第二半导体层而到达所述并列pn区；

栅电极，其隔着栅绝缘膜而设置在所述沟槽的内部；

第一电极，其与所述第一半导体区和所述第二半导体层接触，以及

第一导电型的第三半导体层，其设置于所述并列pn区与所述第二半导体层之间且杂质浓度比所述第一柱区高，

所述第一柱区的杂质浓度为1.1×10

所述第二柱区的晶体缺陷比所述第一柱区的晶体缺陷多。

2.(修正后)一种超结碳化硅半导体装置，其特征在于，具备：

第一导电型的碳化硅半导体基板；

第一导电型的第一半导体层，其设置于所述碳化硅半导体基板的正面；

并列pn区，其设置在所述第一半导体层的、相对于所述碳化硅半导体基板侧相反的一侧的表面，且在与所述正面平行的面交替重复地配置有第一导电型的第一柱区和第二导电型的第二柱区；

第二导电型的第二半导体层，其设置于所述并列pn区的、相对于所述碳化硅半导体基板侧相反的一侧的表面；

第一导电型的第一半导体区，其选择性地设置在所述第二半导体层的内部且杂质浓度比所述第一半导体层的杂质浓度高；

沟槽，其贯穿所述第一半导体区和所述第二半导体层而到达所述并列pn区；

栅电极，其隔着栅绝缘膜而设置在所述沟槽的内部；

第一电极，其与所述第一半导体区和所述第二半导体层接触，以及

第一导电型的第三半导体层，其设置于所述并列pn区与所述第二半导体层之间且杂质浓度比所述第一柱区的杂质浓度高，

所述第一柱区的杂质浓度为1.1×10

所述第二柱区的决定其导电型的杂质浓度在深度方向上具有周期性的分布。

3.(删除)

4.(修正后)根据权利要求1或2所述的超结碳化硅半导体装置，其特征在于，

所述超结碳化硅半导体装置还具备：

第二导电型的第二半导体区，其设置于所述第三半导体层内且与所述沟槽的底部接触；以及

第二导电型的第三半导体区，其设置于所述第三半导体层内的所述沟槽之间。

5.根据权利要求1～4中任一项所述的超结碳化硅半导体装置，其特征在于，

所述第一半导体层的杂质浓度比所述第一柱区的杂质浓度低，并且所述第一半导体层的杂质浓度为1.1×10

6.根据权利要求1～5中任一项所述的超结碳化硅半导体装置，其特征在于，

所述第二柱区的少数载流子寿命为0.5ns～500ns。

7.根据权利要求1～6中任一项所述的超结碳化硅半导体装置，其特征在于，

所述第二柱区的深度的周期为0.4μm～3.0μm。

8.根据权利要求1～7中任一项所述的超结碳化硅半导体装置，其特征在于，

所述第二柱区仅设置于所述沟槽与所述沟槽之间的区域。

9.根据权利要求1～7中任一项所述的超结碳化硅半导体装置，其特征在于，

所述第二柱区设置于所述沟槽与所述沟槽之间的区域以及所述沟槽正下方的区域。

10.根据权利要求9所述的超结碳化硅半导体装置，其特征在于，

所述沟槽正下方的区域的第二柱区比所述沟槽与所述沟槽之间的区域的第二柱区浅。

11.(修正后)一种超结碳化硅半导体装置的制造方法，其特征在于，包括：

第一工序，在第一导电型的碳化硅半导体基板的正面形成第一导电型的第一半导体层；

第二工序，在所述第一半导体层的、相对于所述碳化硅半导体基板侧相反的一侧的表面，形成并列pn区，所述并列pn区是在与所述正面平行的面交替重复地配置第一导电型的第一柱区和第二导电型的第二柱区而成；

第三工序，在所述并列pn区的、相对于所述碳化硅半导体基板侧相反的一侧的表面形成第二导电型的第二半导体层；

第四工序，在所述第二半导体层的内部选择性地形成杂质浓度比所述第一半导体层的杂质浓度高的第一导电型的第一半导体区；

形成第一导电型的第三半导体层的工序，在所述并列pn区与所述第二半导体层之间形成第一导电型的第三半导体层，该第一导电型的第三半导体层的杂质浓度比所述第一柱区的杂质浓度高；

第五工序，形成贯穿所述第一半导体区和所述第二半导体层而到达所述并列pn区的沟槽；

第六工序，在所述沟槽的内部隔着栅绝缘膜而形成栅电极；以及

第七工序，形成与所述第一半导体区和所述第二半导体层接触的第一电极，

在所述第二工序中，利用外延生长使所述第一柱区的杂质浓度为1.1×10

通过利用离子注入形成所述第二柱区，并重复所述外延生长和所述离子注入，从而使所述第二柱区的晶体缺陷比所述第一柱区的晶体缺陷多。

说明或声明(按照条约第19条的修改)

权利要求1是基于申请时的权利要求1、权利要求3的记载的权利要求。

权利要求2是基于申请时的权利要求2、权利要求3的记载的权利要求。

将权利要求3删除。

权利要求4是基于申请时的权利要求4的记载的权利要求。

权利要求11是基于申请时的权利要求11、权利要求3的记载的权利要求。