一种降低JFET区和积累区电阻的VDMOS结构及方法

摘要

本发明提供了一种降低JFET区和积累区电阻的VDMOS结构及方法，属于VDMOS器件技术领域，该一种降低JFET区和积累区电阻的VDMOS结构包括N+衬底：所述N+衬底的上表面设置有N漂移区，所述N漂移区的内部呈等间距设置有多个P形基区，相邻的所述P形基区之间通过所述N漂移区将多个所述P形基区隔离，相邻的所述P形基区之间设置有栅极氧化层，所述栅极氧化层的下表面且位于相邻的所述P形基区的边缘延伸至所述P形基区的内部，所述栅极氧化层的上表面设置有多硅晶栅极，且多硅晶栅极的中部断开，以形成有多晶硅栅注入窗口，由此可降低N漂移区和N+衬底的电阻率，较低的N漂移区和N+衬底的电阻率在其导通状态时，具有更小的导通电阻，降低导通损耗。

说明书

技术领域

本发明属于VDMOS器件技术领域，具体而言，涉及一种降低JFET区和积累区电阻的VDMOS结构及方法。

背景技术

在半导体集成电路中，以双扩散场效应晶体管为基础的电路，简称DMOS，利用两种杂质原子的侧向扩撒速度差，形成自对准的亚微米沟道，可以达到很高的工作频率和速度。

与普通MOS晶体管相比，DMOS在结构上有两个主要区别：一是将P型、N型杂质通过同一氧化层窗口顺次扩散，形成很短的沟道；二是在沟道与漏区之间加入一个轻掺杂的-N漂移区，其掺杂浓度远小于沟道区。这个区承受大部分所加的漏电压，从而使短沟道效应减弱，提高漏击穿电压，从而实现短沟道与高击穿电压结合而得到的一系列优点。

DMOS晶体管又可分为横向DMOS晶体管(简称LDMOS)和垂直DMOS晶体管(VDMOS)两种。其中，VDMOS晶体管由于其良好的性能和高集成度，在半导体集成电路领域中得到越来越多的应用。

然而，目前器件的耐压与N漂移区的电阻率和N漂移区的厚度正相关，而器件的导通电阻则与N漂移区的电阻率和N漂移区的厚度负相关，因此会导致器件在耐压与导通电阻两项指标上相互制约，当击穿电压(即BV)一定时，会很难通过调整N漂移区的电阻率来优化导通电阻。

发明内容

本发明实施例提供了一种降低JFET区和积累区电阻的VDMOS结构及方法，其目的在于解决现有的JFET区和积累区导通电阻难以优化的问题。

鉴于上述问题，本发明提出的技术方案是：

本发明提供一种降低JFET区和积累区电阻的VDMOS结构，包括N+衬底：

所述N+衬底的上表面设置有N漂移区，所述N漂移区的内部呈等间距设置有多个P形基区，相邻的所述P形基区之间通过所述N漂移区将多个所述P形基区隔离，相邻的所述P形基区之间设置有栅极氧化层，所述栅极氧化层的下表面且位于相邻的所述P形基区的边缘延伸至所述P形基区的内部，所述栅极氧化层的上表面设置有多硅晶栅极，且多硅晶栅极的中部断开，以形成有多晶硅栅注入窗口，每个所述多硅晶栅极的外侧设置有介质氧化层，并保留多晶硅栅注入窗口，所述多晶硅栅注入窗口的下方且与所述N漂移区的连接处设置有第二N+有源区，并在所述第二N+有源区的下方保留JFET区，所述P形基区的顶部沿横向排布有第一N+有源区、P+有源区和第一N+有源区，两个所述第一N+有源区之间形成连接孔，所述第一N+有源区、所述多晶硅栅注入窗口和所述介质氧化层的上方均形成有介质区，所述介质区的上方设置有源级金属，所述源级金属的一端穿过所述介质区插接于所述连接孔中，所述源级金属位于所述连接孔内部的一端与所述P+有源区抵接、且表面与两个所述第一N+有源区相连接。

作为本发明的一种优选技术方案，所述N+衬底的下方设置有漏极。

作为本发明的一种优选技术方案，所述N漂移区在所述N+衬底的上表面通过化学气相淀积法进行生成。

作为本发明的一种优选技术方案，所述JFET区和积累区对导通电阻的影响占比应在10％～20％。

另一方面，本发明提供一种降低JFET区和积累区电阻的VDMOS结构的方法，包括以下步骤：

S1，设置掺杂区，在N+衬底的上表面通过化学气相淀积法生长N漂移区；

S2，第一次光刻，通过光刻工艺在N飘移区的顶部光刻出P形基区注入窗口，通过离子注入法注入到N漂移区后，形成P形基区；

S3，第二次光刻，通过光刻工艺在P形基区的顶部光刻出两个第一N+有源区注入窗口和连接孔，并在连接孔的顶部光刻出P+有源区注入窗口，通过离子注入法注入到P形基区后，形成两个第一N+有源区和P+有源区；

S4，N漂移区热氧化处理，对N漂移区上表面进行热氧化处理，形成栅极氧化层，将N型多晶硅淀积在部分栅极氧化层上表面，形成多晶硅薄膜层，多晶硅薄膜层横跨在相邻的P形基区之间且边缘延伸至P形基区内，；

S5，第三次光刻，通过光刻工艺使多晶硅薄膜层形成多硅晶栅极，并使部分多硅晶栅极从中部断开，形成多硅晶栅极注入窗口，并通过光刻工艺，对多硅晶栅极注入窗口同时注入N型重掺杂，分别形成第二N+有源区及JFET区；

S6，多硅晶栅极热氧化处理，在多硅晶栅极的上表面进行热氧化处理，形成介质氧化层；

S7，第四次光刻，通过光刻工艺使介质氧化层从中部断开，以使保留多硅晶栅极注入窗口；

S8，介质区沉积，在第一N+有源区、多晶硅栅注入窗口和介质氧化层上表面沉积介质区；

S9，第五次光刻，通过光刻工艺对介质区刻蚀与连接孔相连通的通孔；

S10，源极金属处理，在介质区上表面和通孔区域上表面沉积金属层，金属层通过穿过通孔区域进入连接孔与P+有源区和第一N+有源区连接形成源极金属；

S11，设置接触窗口，去除N+衬底的背面设置金属材料层形成漏极。

相对于现有技术，本发明的有益效果是：N漂移区在承受源极金属至漏极反向电压时，因电荷平衡原理，相互耗尽，形成空间电荷区承担其反向电压，由此可降低N漂移区和N+衬底的电阻率，较低的N漂移区和N+衬底的电阻率在其导通状态时，具有更小的导通电阻，降低导通损耗。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

图1是本发明所公开的一种降低JFET区和积累区电阻的VDMOS结构的结构示意图；

图2是本发明所公开的一种降低JFET区和积累区电阻的VDMOS结构的方法的工作流程图。

附图标记说明：1-N+衬底、2-N漂移区、3-P形基区、4-P+有源区、5-第一N+有源区、6-第二N+有源区、7-栅极氧化层、8-多硅晶栅极、9-介质氧化层、10-JFET区、11-介质区、12-源极金属、13-漏极。

具体实施方式

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要理解的是，术语″中心″、″纵向″、″横向″、″长度″、″宽度″、″厚度″、″上″、″下″、″前″、″后″、″左″、″右″、″竖直″、″水平″、″顶″、″底″、″内″、″外″、″顺时针″、″逆时针″等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语″第一″、″第二″仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有″第一″、″第二″的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，″多个″的含义是两个或两个以上，除非另有明确具体的限定。

实施例一

参照附图1所示，本发明提供一种技术方案：一种降低JFET区和积累区电阻的VDMOS结构，包括N+衬底1；

所述N+衬底1的上表面设置有N漂移区2，所述N漂移区2的内部呈等间距设置有多个P形基区3，相邻的所述P形基区3之间通过所述N漂移区2将多个所述P形基区3隔离，相邻的所述P形基区3之间设置有栅极氧化层7，所述栅极氧化层7的下表面且位于相邻的所述P形基区3的边缘延伸至所述P形基区3的内部，所述栅极氧化层7的上表面设置有多硅晶栅极8，且多硅晶栅极8的中部断开，以形成有多晶硅栅注入窗口，每个所述多硅晶栅极8的外侧设置有介质氧化层9，并保留多晶硅栅注入窗口，所述多晶硅栅注入窗口的下方且与所述N漂移区2的连接处设置有第二N+有源区6，并在所述第二N+有源区6的下方保留JFET区10，所述P形基区3的顶部沿横向排布有第一N+有源区5、P+有源区4和第一N+有源区5，两个所述第一N+有源区5之间形成连接孔，所述第一N+有源区5、所述多晶硅栅注入窗口和所述介质氧化层9的上方均形成有介质区11，所述介质区11的上方设置有源级金属，所述源级金属的一端穿过所述介质区11插接于所述连接孔中，所述源级金属位于所述连接孔内部的一端与所述P+有源区4抵接、且表面与两个所述第一N+有源区5相连接。

本发明实施例还通过以下技术方案进行实现。

在本发明的实施例中，所述N+衬底1的下方设置有漏极13。

在本发明的实施例中，所述N漂移区2在所述N+衬底1的上表面通过化学气相淀积法进行生成。

在本发明的实施例中，所述JFET区10和积累区对导通电阻的影响占比应在10％～20％。

实施例二

参照附图2所示，本发明实施例另提供的一种降低JFET区和积累区电阻的VDMOS结构的方法，包括以下步骤：

S1，设置掺杂区，在N+衬底1的上表面通过化学气相淀积法生长N漂移区2；

S2，第一次光刻，通过光刻工艺在N飘移区的顶部光刻出P形基区3注入窗口，通过离子注入法注入到N漂移区2后，形成P形基区3；

S3，第二次光刻，通过光刻工艺在P形基区3的顶部光刻出两个第一N+有源区5注入窗口和连接孔，并在连接孔的顶部光刻出P+有源区4注入窗口，通过离子注入法注入到P形基区3后，形成两个第一N+有源区5和P+有源区4；

S4，N漂移区2热氧化处理，对N漂移区2上表面进行热氧化处理，形成栅极氧化层7，将N型多晶硅淀积在部分栅极氧化层7上表面，形成多晶硅薄膜层，多晶硅薄膜层横跨在相邻的P形基区3之间且边缘延伸至P形基区3内，；

S5，第三次光刻，通过光刻工艺使多晶硅薄膜层形成多硅晶栅极8，并使部分多硅晶栅极8从中部断开，形成多硅晶栅极8注入窗口，并通过光刻工艺，对多硅晶栅极8注入窗口同时注入N型重掺杂，分别形成第二N+有源区6及JFET区10；

S6，多硅晶栅极8热氧化处理，在多硅晶栅极8的上表面进行热氧化处理，形成介质氧化层9；

S7，第四次光刻，通过光刻工艺使介质氧化层9从中部断开，以使保留多硅晶栅极8注入窗口；

S8，介质区11沉积，在第一N+有源区5、多晶硅栅注入窗口和介质氧化层9上表面沉积介质区11；

S9，第五次光刻，通过光刻工艺对介质区11刻蚀与连接孔相连通的通孔；

S10，源极金属12处理，在介质区11上表面和通孔区域上表面沉积金属层，金属层通过穿过通孔区域进入连接孔与P+有源区4和第一N+有源区5连接形成源极金属12；

S11，设置接触窗口，去除N+衬底1的背面设置金属材料层形成漏极13。

具体的，该一种降低JFET区10和积累区电阻的VDMOS结构及方法的工作原理：N漂移区2在承受源极金属12至漏极13反向电压时，因电荷平衡原理，相互耗尽，形成空间电荷区承担其反向电压，由此可降低N漂移区2和N+衬底1的电阻率，较低的N漂移区2和N+衬底1的电阻率在其导通状态时，具有更小的导通电阻，降低导通损耗。

以上仅为本发明的优选实施方式而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。