公开/公告号CN112530987A
专利类型发明专利
公开/公告日2021-03-19
原文格式PDF
申请/专利权人 华虹半导体(无锡)有限公司;
申请/专利号CN202011421467.5
申请日2020-12-07
分类号H01L27/146(20060101);
代理机构31211 上海浦一知识产权代理有限公司;
代理人罗雅文
地址 214028 江苏省无锡市新吴区新洲路30号
入库时间 2023-06-19 10:19:37
技术领域
本申请涉及半导体制造领域,具体涉及一种COMS图像传感器中源漏通孔的形成方法。
背景技术
随着集成电路技术水平和制造工艺的不断升高,半导体产业得以快速发展,计算机、通信以及消费电子的普及,极大地提高经济生产力和生活质量,同时CMOS技术也得到了较大发展,基于CIS(COMS Image Sensor,COMS图像传感器)的高速相机在1s内可以获得速度为1000帧以上的图像,CMOS图像传感器逐渐甚至超过了CCD(Charge-coupled Device,电荷耦合元件)图像传感器的性能水平,并凭借其低成本、低功耗、易集成等特性广泛应用于航天摄像、医疗成像、视频监控等各种成像领域,为了应对竞争激烈的图像传感器市场,CIS的研发需求也越来越大,CIS产品性能要求也随之提高。
随着工艺尺寸与像素尺寸的缩小,CIS的发展遇到了新的问题,关键尺寸的减小给通孔工艺带来巨大挑战,主要体现在随着关键尺寸的缩小,通孔接触电阻逐渐增大,要保证通孔的接触电阻最小,就必须保证通孔要准确地对准源漏区,这对光刻偏移量提出了极高的要求。
然而,在实际生产制造过程中,光刻偏移量完全等于零的情况是不存在的。
发明内容
为了解决相关技术中的问题,本申请提供了一种COMS图像传感器中源漏通孔的形成方法。该技术方案如下:
一方面,本申请实施例提供了一种COMS图像传感器中源漏通孔的形成方法,该方法包括:
在形成有栅极结构的衬底上依次形成第一氧化层、氮化硅层、第二氧化层;栅极结构包括多晶硅栅和栅极侧墙;
通过光刻工艺定义源漏通孔图案;
根据源漏通孔图案,按氧化物和氮化硅的第一刻蚀选择比刻蚀第二氧化层,且在刻蚀过程中第二氧化物的刻蚀速率大于氮化硅的刻蚀速率;
根据源漏通孔图案,按氮化硅和氧化物的第二刻蚀选择比刻蚀氮化硅层,且在刻蚀过程中氮化硅的刻蚀速率大于第一氧化物的刻蚀速率;
根据源漏通孔图案,按氧化物和氮化硅的第三刻蚀选择比刻蚀第一氧化层,且在刻蚀过程中氧化物的刻蚀速率大于氮化硅的刻蚀速率。
可选的,第一刻蚀选择比与第三刻蚀选择比相同,或,第一刻蚀选择比与第三刻蚀选择比不相同。
可选的,栅极侧墙由氧化层和位于氧化层外侧的氮化硅层构成。
可选的,氮化硅层分为上下两层;
第一氧化层和下层氮化硅层构成金属硅化物阻挡层。
可选的,上层氮化硅层作为通孔刻蚀停止层。
可选的,第二氧化层作为层间介质层。
可选的,衬底中形成有光电二极管和源漏区;
源漏区位于栅极结构的外侧。
本申请技术方案,至少包括如下优点:
通过在形成有栅极结构的衬底上依次形成第一氧化层、氮化硅层、第二氧化层;通过光刻工艺定义源漏通孔图案;根据源漏通孔图案,按氧化物和氮化硅的第一刻蚀选择比刻蚀第二氧化层,且在刻蚀过程中第二氧化物的刻蚀速率大于氮化硅的刻蚀速率;根据源漏通孔图案,按氮化硅和氧化物的第二刻蚀选择比刻蚀氮化硅层,且在刻蚀过程中氮化硅的刻蚀速率大于第一氧化物的刻蚀速率;根据源漏通孔图案,按氧化物和氮化硅的第三刻蚀选择比刻蚀第一氧化层,且在刻蚀过程中氧化物的刻蚀速率大于氮化硅的刻蚀速率;解决了目前小线宽的CIS产品容易出现实现的问题;达到了优化CIS产品的通孔形成工艺,保证产品性能的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种COMS图像传感器中源漏通孔的形成方法的流程图;
图2是本申请实施例提供的一种COMS图像传感器的局部结构剖视图;
图3是本申请实施例提供的一种COMS图像传感器经过源漏通孔光刻的示意图;
图4是本申请实施例提供的一种COMS图像传感器进行第一次源漏自对准刻蚀时的示意图;
图5是本申请实施例提供的一种COMS图像传感器进行第二次源漏自对准刻蚀时的示意图;
图6是本申请实施例提供的一种COMS图像传感器进行第三次源漏自对准刻蚀时的示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1,其示出了本申请实施例提供的一种CMOS图像传感器中源漏通孔的形成方法的流程图,该方法包括如下步骤:
在步骤101中,在形成有栅极结构的衬底上依次形成第一氧化层、氮化硅层、第二氧化层。
如图2所示,衬底21上形成有栅极结构,栅极结构包括多晶硅栅23和栅极侧墙。
在衬底21中,2个栅极结构之间为源漏区22。
衬底21上形成有第一氧化层26、氮化硅层27、第二氧化层28。
在步骤102中,通过光刻工艺定义源漏通孔图案。
在第二氧化层28的上方涂布光刻胶,利用带有源漏通孔图案的掩膜版进行曝光,经过显影后,源漏通孔图案30被转移到光刻胶层29中,如图3所示。
在步骤103中,根据源漏通孔图案,按氧化物和氮化硅的第一刻蚀选择比刻蚀第二氧化层。
利用高氧化物/氮化硅的刻蚀选择比刻蚀第二氧化层,利用下方的氮化硅层27作自对准阻挡层,如图4所示,区域31为第二氧化层根据源漏通孔图案被刻蚀的部分。
通过第一刻蚀选择比可以保证第二氧化层的刻蚀量。
在刻蚀过程中,第二氧化物的刻蚀速率大于氮化硅的刻蚀速率。
在步骤104中,根据源漏通孔图案,按氮化硅和氧化物的第二刻蚀选择比刻蚀氮化硅层。
在刻蚀氮化硅层27时,利用下方的第一氧化层26作自对准阻挡层,利用高氮化硅/氧化物的刻蚀选择比刻蚀氮化硅层27,如图5所示,区域32为根据源漏通孔图案被刻蚀的部分。
在刻蚀过程中,通过第二刻蚀选择比来保证第二氮化硅的刻蚀速率大于第一氧化物的刻蚀速率。
在步骤105中,根据源漏通孔图案,按氧化物和氮化硅的第三刻蚀选择比刻蚀第一氧化层。
在刻蚀过程中,通过第三刻蚀选择比来保证氧化物的刻蚀速率大于氮化硅的刻蚀速率。
栅极侧墙由氧化层和24和位于氧化层24外侧的氮化硅层25构成。
在刻蚀第一氧化层时,以栅极侧墙中的氮化硅层25作为自对准阻挡层,利用高氧化物/氮化硅的刻蚀选择比刻蚀第一氧化物层26,如图6所示,区域33为根据源漏通孔图案被刻蚀的部分。
区域33所在位置即为形成的源漏通孔的所在位置。
结合图3至图6可以看出,在进行光刻定义源漏通孔图案时,存在光刻偏移,光刻偏移令源漏通孔图案的一侧偏移出衬底上的源漏区22。在源漏通孔的刻蚀过程中,利用不同材料之间的不同刻蚀选择比,实现源漏通孔的自对准刻蚀,在光刻偏移的情况下,保证源漏通孔在刻蚀后对准衬底上的源/漏区,有利于提高CIS器件的产品性能。
在源漏通孔的刻蚀过程中,分三次进行自对准刻蚀,每步的刻蚀选择比根据实际刻蚀情况确定,有助于提高小线宽产品的通孔工艺窗口,实现更好的刻蚀效果。
第一刻蚀选择比和第三刻蚀选择比都是针对氧化物/氮化硅的,但由于第一氧化层在氮化硅层的下方,第二氧化层在氮化硅层的上方,第二氧化层先于第一氧化层被刻蚀,第一刻蚀选择比和第三刻蚀选择比的数值选择根据实际情况确定,因此,第一刻蚀选择比与第三刻蚀选择比相同,或,第一刻蚀选择比与第三刻蚀选择比不相同。
第一氧化层的厚度根据实际情况确定,比如,根据多晶硅栅高度、栅极侧墙轮廓、多晶硅栅与多晶硅栅之间的距离等确定,本申请实施例第一氧化层的厚度不作限定。
在源漏通孔刻蚀完成后,进行CIS器件的其他制作工艺步骤。
如图3至图6所示,氮化硅层27分为上下两层,即上层氮化硅层272和下层氮化硅层271。
上层氮化硅层272作为通孔刻蚀停止层。
第一氧化层26和下层氮化硅层271作为金属硅化物阻挡层。
第二氧化层28作为层间介质层。
衬底21中还形成有光电二极管。源漏区22位于栅极结构的外侧。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
机译: MOS晶体管中源/漏的形成方法
机译: PMOSFET中源/漏的p-n浅结形成方法
机译: 集成电路封装,图像传感器封装的形成方法以及具有贯通通孔连接的成像系统