一种新型中间层FPGA总线仲裁机制及其实施方法

摘要

本发明公开了一种新型中间层FPGA总线仲裁机制及其实施方法，它涉及总线仲裁机制。本发明总线具有多个节点互联，每个节点具有总线控制申请信号线(输出)和申请成功信号线(输入)，每个节点在发起总线通信前需向总线仲裁模块申请总线控制权，总线仲裁模块依据时间优先原则进行总线控制权的分配，并向节点发送申请成功信号，节点在取得控制权后进行1次数据传输，为防止节点长时间占有总线，规定每次传输数据为1个数据帧(最大为1KB),传输完成后即释放总线控制权(撤销总线控制申请信号)。仲裁模块对每次传输进行限时控制，以防止节点通信故障时引起长时间占用总线。