使用阈值电压分布之间的间隔来调整读取和写入电压

摘要

本申请涉及使用阈值电压分布之间的间隔来调整读取和写入电压。确定当前分界电压，其中所述当前分界电压将被施加到存储器单元以读取所述存储器单元的状态。基于所述当前分界电压以及与所述存储器单元的第一状态相对应的第一阈值电压分布和与所述存储器单元的第二状态相对应的第二阈值电压分布之间的间隔来确定多个测试分界电压。对于每一测试分界电压，基于相应测试分界电压来确定读取所述存储器单元的所述状态的错误率。从所述多个测试分界电压中确定具有最低错误率的测试分界电压。将所述当前分界电压设置为对应于具有所述最低错误率的所述测试分界电压。

说明书

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体地，涉及使用阈值电压分布之间的间隔来调整读取和写入电压。

背景技术

存储器子系统可包含存储数据的一或多个存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。一般来说，主机系统可以利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。

发明内容

在一个方面，本申请涉及一种系统，其包括：存储器组件，其包含一或多个存储器单元；以及处理装置，其与所述存储器组件可操作地耦合，所述处理装置经配置以执行包括以下各项的操作：确定将被施加到存储器单元以读取所述存储器单元的状态的当前分界电压；基于所述当前分界电压以及与所述存储器单元的第一状态相对应的第一阈值电压分布和与所述存储器单元的第二状态相对应的第二阈值电压分布之间的间隔来确定多个测试分界电压；对于每一测试分界电压，基于相应测试分界电压来确定读取所述存储器单元的所述状态的错误率；从所述多个测试分界电压中确定具有最低错误率的测试分界电压；以及将所述当前分界电压设置为对应于具有所述最低错误率的所述测试分界电压。

在另一方面，本申请涉及一种方法，其包括：确定将被施加到存储器单元以读取所述存储器单元的状态的当前分界电压；通过处理装置基于所述当前分界电压以及与所述存储器单元的第一状态相对应的第一阈值电压分布和与所述存储器单元的第二状态相对应的第二阈值电压分布之间的间隔来确定多个测试分界电压；对于每一测试分界电压，基于相应测试分界电压来确定读取所述存储器单元的所述状态的错误率；从所述多个测试分界电压中确定具有最低错误率的测试分界电压；以及将所述当前分界电压设置为对应于具有所述最低错误率的所述测试分界电压。

在另一方面，本申请涉及一种方法，其包括：对针对存储器单元执行的写入操作的数目进行计数；确定对所述存储器单元执行的写入操作的所述数目是否满足第一阈值条件；以及响应于确定对所述存储器单元执行的写入操作的所述数目满足所述第一阈值条件：确定将被施加到所述存储器单元以用于将所述存储器单元的状态从置位状态改变为复位状态的当前复位电压；基于所述当前复位电压确定一或多个测试复位电压；针对所述一或多个测试复位电压中的每一者，确定与相应测试复位电压相关联的错误率；以及响应于确定所述至少一个错误率不满足第二阈值条件，将所述当前复位电压设置为对应于具有所述至少一个错误率中的一者的相应测试电压。

附图说明

根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，附图不应视为将本公开限制于具体实施例，而是仅用于解释和理解。

图1示出根据本公开的一些实施例的包含存储器子系统的实例计算环境。

图2A是示出根据本公开的一些实施例的在两种不同操作条件下的阈值电压分布的曲线图。

图2B是示出根据本公开的一些实施例的与不同测试分界电压相关联的错误率的曲线图。

图3是示出根据本公开的一些实施例的在各种操作条件下所确定的阈值电压窗口的曲线图。

图4是根据本公开的一些实施例的用于设置分界电压的实例方法的流程图。

图5A是示出根据本公开的一些实施例的在各种操作条件下的阈值电压分布的曲线图。

图5B是示出根据本公开的一些实施例的与不同测试复位电压相关联的错误率的曲线图。

图6是根据本公开的一些实施例的用于设置复位电压的实例方法的流程图。

图7是本公开的实施例可在其中操作的实例计算机系统的框图。

具体实施方式

本公开的方面涉及使用阈值电压分布之间的间隔来调整读取和写入电压。存储器子系统可为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可以利用存储器子系统，所述存储器子系统包含一或多个存储器组件，例如，存储数据的存储器装置。主机系统可以提供数据以存储于存储器子系统处并且可以请求从存储器子系统检索数据。

存储器组件可以包含存储来自主机系统的数据的非易失性存储器装置。非易失性存储器装置是一或多个裸片的封装。封装中的裸片可指配给一或多个通道以用于与存储器子系统控制器通信。非易失性存储器装置包含分组为页以存储数据位的单元(即，存储信息的电子电路)。非易失性存储器装置可以包含作为非易失性存储器的交叉点阵列的三维交叉点(“3D交叉点”)存储器装置，其可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。非易失性存储器装置的另一实例是“与非”(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。

存储器装置中的每一者可以包含一或多个存储器单元阵列。存储器单元(“单元”)是存储信息的电子电路。取决于单元类型，单元可以存储二进制信息的一或多个位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如“0”和“1”)或这些值的组合表示。例如，单层级单元(SLC)可以存储一个信息位且具有两个逻辑状态。各个逻辑状态具有对应的阈值电压电平。阈值电压(VT)是施加到单元电路系统(例如，晶体管变为导通的控制栅极)以设置单元状态的电压。基于施加到单元的VT将所述单元设置为其逻辑状态中的一者。例如，如果高VT施加到SLC，则单元中将存在电荷，从而将SLC设置为存储逻辑0。如果低VT施加到SLC，则单元中将不存在电荷，从而将SLC设置为存储逻辑1。

阈值电压(VT)在下文称为“分界电压”。分界电压可以是施加到存储器组件的存储器单元以读取存储在存储器单元处的数据的特定电压。例如，如果特定存储器单元的阈值电压被识别为低于施加到特定存储器单元的分界电压，则可以将存储在特定存储器单元处的数据读取为特定值(例如，逻辑‘1’)或确定为处于特定状态(例如置位状态)。如果特定存储器单元的阈值电压被识别为高于分界电压，则可以将存储在特定存储器单元处的数据读取为另一值(例如，逻辑“0”)或确定为处于另一状态(例如复位状态)。因此，可以将分界电压施加到存储器单元以确定存储在存储器单元处的值。这种阈值电压可以在阈值电压或阈值电压的正态分布的范围内。

存储器子系统中的存储器单元的阈值电压或阈值电压分布可以随时间偏移或改变。当存储器单元的阈值电压改变时，分界电压的施加相对于改变后的阈值电压可能是不准确的。因此，当将分界电压施加到存储器单元时，与阈值电压尚未偏移时最初存储的值相比，存储在存储器单元处的数据可能被误读或误解为错误的值。

每次已执行读取或写入操作的阈值计数后，存储器子系统都会更新或重置分界电压和写入电压(即为将值写入存储器单元而施加的电压)。常规存储器子系统应用预定值来设置分界电压和写入电压。然而，有多种因素导致阈值电压或其分布发生偏移或改变。例如，在给定的读取或写入操作阈值计数下，阈值电压分布的偏移或改变量可能会根据操作条件(例如温度和写到写延迟(即在连续写入操作的执行之间的时间段)而有所不同。因此，这种更新分界电压和写入电压的严格的常规方法可能无法准确完整地说明阈值电压或其分布的偏移或改变。

本公开的各方面通过具有基于阈值电压分布之间的间隔来调整读取和写入电压的存储器子系统来解决上述和其它缺陷。为了调整读取电压(即分界电压)，存储器子系统测试特定范围内的一些电压，以选择一个电压来代替当前分界电压。特定范围可以由阈值分布之间的间隔以及当前分界电压定义。存储器子系统可以选择引起从存储器单元读取数据的最低错误率的电压，以更新当前分界电压。至于写入电压(例如，用于存储器单元的复位状态的写入电压)，对于写入操作的每一个阈值计数，存储器子系统测试基于当前复位电压而确定的至少一个电压。存储器子系统可以用与满足指定最大错误率的阈值条件的读取数据的错误率相关联的电压来更新当前复位电压。

本公开的优点包含但不限于增强存储器单元的可靠性和保持数据完整性。结果，需要执行更少的纠错操作。例如，由于通过结合影响阈值电压的各种因素来调整分界电压，所以可以以较少的错误可靠地读取所检索的数据。另外，由于针对降低的错误率调整了写入电压，因此较少的错误将导致从存储器单元读取写入的数据。而且，降低的错误率可以使得与纠错或恢复操作相关联的功耗降低，并且可以将系统资源释放给其它功能。

图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可以包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或其组合。

存储器子系统110可以是存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)以及非易失性双列直插式存储器模块(NVDIMM)。

计算环境100可以包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110，例如，将数据写入到存储器子系统110以及从存储器子系统110读取数据。如本文中所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电、光、磁连接等的连接。

主机系统120可以是计算装置，例如台式计算机、笔记本电脑、网络服务器、移动装置、车辆(例如，飞机、无人机、火车、汽车或其它运输工具)、物联网(IoT)装置，或包含存储器和处理装置的此类计算装置。主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接的SCSI(SAS)等。物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可以进一步利用NVM快速(NVMe)接口存取存储器组件，例如存储器装置130。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号。

存储器装置可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入(write-in-place)存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可以进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。

虽然描述了例如3D交叉点类型和“与非”类型存储器的非易失性存储器组件，但存储器装置130可以基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、磁性随机存取存储器(MRAM)、“或非”(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)，以及非易失性存储器单元的交叉点阵列。

一种类型的存储器单元，例如单电平单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多电平单元(MLC)、三电平单元(TLC)和四电平单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可以包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可以包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为页或码字，所述页或码字可指代用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，可对页进行分组以形成块。一些类型的存储器(例如3D交叉点)可对跨裸片和通道的页进行分组以形成管理单元(MU)。

存储器子系统控制器115可以与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可以包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。

存储器子系统控制器115可以包含处理器(处理装置)117，所述处理器经配置以执行存储在本地存储器119中的指令。在所示实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。

在一些实施例中，本地存储器119可以包含存储器寄存器，其存储存储器指针、获取的数据等。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110可不包含存储器子系统控制器115，且可替代地依靠(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供的)外部控制。

通常，存储器子系统控制器115可以从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和纠错码(ECC)操作、加密操作、高速缓存操作，以及在与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA，命名空间)与物理地址(例如，物理MU地址、物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成主机系统120的信息。

存储器子系统110还可以包含未示出的附加电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。

在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130可以是受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。

存储器子系统110包含读取和写入电压管理组件113，其可以通过使用基于阈值电压分布之间的间隔而确定的测试电压来调整读取电压(即，分界电压)和写入电压(即，用于将存储器单元的状态设置为复位状态的复位电压)。在一些实施例中，存储器子系统控制器115包含读取和写入电压管理组件113的至少一部分。例如，存储器子系统控制器115可以包含处理器117(处理装置)，其经配置以执行本地存储器119中存储的指令，用于执行本文中描述的操作。在一些实施例中，读取和写入电压管理组件113是主机系统110、应用程序或操作系统的一部分。

读取和写入电压管理组件113可以基于当前分界电压以及两个阈值电压分布之间的间隔来确定测试分界电压，其中每个阈值电压分布对应于存储器单元的不同状态。对于每一测试分界电压，读取和写入电压管理组件113可以基于相应测试分界电压来确定读取存储器单元的状态的错误率。读取和写入电压管理组件113可以进一步确定具有最低错误率的测试分界电压。然后，读取和写入电压管理组件113可以将当前分界电压设置为对应于具有最低错误率的测试分界电压。

在一些其它实施方案中，读取和写入电压管理组件113可以对针对存储器单元执行的写入或读取操作进行计数。响应于确定操作次数对应于阈值计数，读取和写入电压管理组件113可以基于当前复位电压来确定至少一个测试复位电压。然后，对于每一测试复位电压，读取和写入电压管理组件113可以确定与相应测试复位电压相关联的错误率。读取和写入电压管理组件113可以将当前复位电压设置为对应于具有满足指定最大错误率的阈值条件的错误率的测试电压。下文描述关于读取和写入电压管理组件113的操作的其它细节。

图2A是示出根据本公开的一些实施例的在两种不同操作条件下的阈值电压分布的曲线图200。如下文将描述，可以测试不同分界电压以确定具有最低错误率的分界电压。

曲线图200描绘了两个轴，即横轴201和竖轴203。横轴201表示阈值电压。竖轴203表示读取存储器单元或存储器单元的位数计数的概率，存储器单元具有阈值电压或阈值电压正态分布范围内的阈值电压。

这两个分布210和220是阈值电压分布(例如，正态分布)，其表示在短的写到读延迟(例如，25微秒(μs))之后读取存储器单元的概率。写到读延迟是指对存储器单元执行写入操作与随后的读取操作之间的时间段。第一分布210表示在一定范围内的阈值电压(例如，阈值电压的正态分布)下读取被写入逻辑“1”或置位状态的存储器单元的概率。第二分布220表示在所述范围内的任何阈值电压下读取被编程为逻辑“0”或复位状态的存储器单元的概率。

另外两个分布230和240是表示在长的写到读延迟(例如，一秒)之后读取存储器单元的概率的阈值电压分布。第三分布230表示在一定范围内的阈值电压(例如，阈值电压的正态分布)下读取被写入逻辑“1”或置位状态的存储器单元的概率。第四分布240表示在所述范围内的任何阈值电压下读取被编程为逻辑“0”或复位状态的存储器单元的概率。

如图所示，阈值电压分布根据写到读延迟的长度而偏移。因此，可以在四个分布上测试分界电压的范围，以覆盖置位和复位状态的余量。此外，随着存储器单元的磨损，用于置位和复位状态的一对阈值电压分布(例如，分布210和220以及分布230和240)之间的间隔会随时间推移而降低或降级。间隔有时也称为读取窗口或阈值电压窗口。间隔量可以取决于写入或读取计数的数目(即，对存储器单元执行的写入或读取操作的数目)、温度、写到写延迟(即，对存储器单元连续执行连续写入操作之间的时间段)等。将参照图3描述存储器单元的磨损影响的更多细节。

曲线图还描绘了四个测试分界电压241、242、243和244。分界电压是施加到存储器单元以读取对应状态(例如，置位或复位状态)的电压。例如，具有低于分界电压的阈值电压的存储器单元被认为存储逻辑“1”或处于置位状态。另一方面，具有高于分界电压的阈值电压的存储器单元被认为存储逻辑“0”或处于复位状态。由于阈值电压分布发生偏移，因此需要更新分界电压以准确读取存储在存储器单元上的数据。因此，处理装置(例如，读取和写入电压管理组件113)可以针对每一个阈值读取或写入计数来更新分界电压。例如，在50,000写入计数的情况下，读取和写入电压管理组件113可以基于当前分界电压来确定多个测试分界电压(例如，电压241、242、243和244)。

在确定测试分界电压(例如电压241、242、243和244)时，读取和写入电压管理组件113可以确定当前分界电压。读取和写入电压管理组件113还可以确定阈值电压窗口中的变化量。在一个实施方案中，读取和写入电压管理组件113可以使用预先生成的查找表。查找表可以包含在例如写入或读取操作计数、温度和写到写延迟时间等各种操作条件下测得的阈值电压分布之间的阈值电压窗口。阈值电压窗口可以根据电压来确定。例如，读取和写入电压管理组件113可以确定在50,000写入计数的情况下测得并且具有最低和最高值的两个阈值电压窗口。然后，读取和写入电压管理组件113可以确定两个阈值电压窗口之间的阈值电压窗口的变化量的差(例如75mV)。在另一实施方案中，读取和写入电压管理组件113可以在各种操作条件下(例如，写入或读取操作计数、温度，以及写到写延迟时间)在一段时间内监视阈值电压窗口并生成测得的阈值电压窗口的记录。然后，读取和写入电压管理组件113可以使用记录的数据来计算两个阈值电压窗口(即，具有最高和最低值)之间的阈值电压窗口的变化量的差。

一旦读取和写入电压管理组件113已经确定了给定写入计数(或给定写入操作的数目)的情况下的当前分界电压和阈值电压窗口的变化量，则读取和写入电压管理组件113可以确定多个测试分界电压既覆盖当前分界电压又覆盖阈值电压窗口的变化量。例如，假设当前分界电压为0V且阈值电压窗口的变化量为75mV，则读取和写入电压管理组件113可以确定生成四个测试分界电压(例如，电压241、242、243和244)。在这种情况下，读取和写入电压管理组件113可以确定测试分界电压241、242、243和244分别为-25mV，0V，25mV和50mV。由此，测试分界电压241、242、243和244跨越75mV的范围。另外，测试分界电压241、242、243和244包含当前分界电压(即，测试分界电压242)。在另一实施方案中，测试分界电压不需要包含当前分界电压，而是覆盖包含当前分界电压的范围。

图2B是示出根据本公开的一些实施例的与不同测试分界电压相关联的错误率的曲线图250。

线图250包含两个轴，即横轴251和竖轴253。横轴251表示多个测试分界电压。测试1至4可以分别对应于图2A的测试分界电压241、242、243和244。竖轴253表示读取存储器单元的状态的错误率。错误率可以对应于使用(测试)分界电压读取存储器单元的状态的成功率或失败率。在一个实施方案中，错误率可以是原始误码率(RBER)。RBER可以被定义为错误位的数目与数据块的存储器单元中存储的所有数据位的数目之比。

为了考虑由于写到读延迟的长度而导致的阈值电压分布的偏移，处理装置(例如，读取和写入电压管理组件113)可以对每一测试分界电压确定两个单独的错误率，即当存储器单元具有短的写到读延迟(例如25μs)时的一个错误率，以及针对长的写到读延迟(例如，一秒)的另一错误率。读取和写入电压管理组件113可以通过在多次读取单元状态时施加相应测试分界电压(例如-25mV)并通过确定读取正确状态时的成功率或失败率来确定错误率。因此，线260表示对于具有短的写到读延迟(例如25μs)的存储器单元的每一测试分界电压的错误率。线270表示对于具有长的写到读延迟(例如，一秒)的存储器单元的每一测试分界电压的错误率。基于两条线260和270，当考虑到两种情况(即，短和长的写到读延迟)时，读取和写入电压管理组件113可以选择总体上具有最低错误率的测试分界电压。

例如，读取和写入电压管理组件113可以对每一测试分界电压增加两个错误率(当存储器单元具有短的写到读延迟(例如25μs)时的一个错误率，以及针对长的写到读延迟(例如，一秒钟)的另一错误率)。然后，读取和写入电压管理组件113可以确定具有最低总错误率的测试分界电压。如图所示，测试3(例如25mV)具有最低的总错误率。因此，读取和写入电压管理组件113可以将当前分界电压设置为测试分界电压3。通过在确定测试电压时在阈值电压窗口中并入变化量，并且还在确定错误率时并入各种写到读延迟，读取和写入电压管理组件113可以确定反映对阈值电压分布偏移的更准确评估的适当分界电压。

在另一实施方案中，读取和写入电压管理组件113可以确定由线260和270表示的两组错误率之间的二次关系(例如，曲线280)。为了选择具有最低错误率的测试分界电压，读取和写入电压管理组件113可以确定具有在曲线280的最低点处的错误率的测试分界电压(即测试3)。

图3是示出根据本公开的一些实施例的在各种操作条件下所确定的阈值电压窗口的曲线图300。

曲线图300包含两个轴，即横轴301和竖轴303。横轴301表示存储器单元的写到写延迟时间。写到写延迟时间可以对应于对存储器单元执行两次连续写入操作之间的时间段。竖轴303表示阈值电压(Vt)窗口。阈值电压窗口有时称为读取窗口或阈值电压分布之间的间隔。可以将阈值电压窗口确定为给定概率下两个阈值电压分布之间的(间隔的)宽度。可以通过纠错码功能和/或故障率要求来指定概率。随着写入或读取计数的数目增加(即，对存储器单元执行的写入或读取操作的数目增加)，阈值电压窗口趋于更小(或降级更多)。可以假定，降级仅是由于写入或读取计数的数目所致。然而，如曲线图300所示，阈值电压窗口的降级会受到各种因素的影响，例如温度和写到写延迟时间。

线310表示在低温(例如50F)下存储器单元的阈值电压窗口与写到写延迟时间之间的关系。如图所示，写到写延迟时间越长，阈值电压窗口越差或越小。线320类似地表示阈值电压窗口与写到写延迟时间之间的关系，不过是针对高温(例如70F)的存储器单元。即使在高温下，随着写到写延迟时间变长，阈值电压窗口也会变差。然而，线320具有比线310更高的斜率。因此，处于较高温度的存储器单元将经历阈值电压窗口的较差降级。

箭头330表示在不同的操作条件(例如温度、写到写延迟时间等)下阈值电压窗口的变化量。箭头330是指最大阈值电压窗口与最小阈值电压窗口之间的差。由此，箭头330可以表示阈值电压分布可以偏移的程度。因此，在更新分界电压时考虑偏移的大小。在此实例中，箭头330表示在高温下存储器单元的阈值电压窗口已经改变的程度。在另一实施方案中，在更新复位电压时也可以考虑偏移的大小。

尽管在曲线图300中未示出，但阈值电压窗口也可能受到制造存储器单元或裸片时的过程变化的影响。由于某些存储器单元可能特别容易受到损坏，因此阈值电压窗口可能会以更快的速度降级。

图4是根据本公开的一些实施例的用于设置分界电压的实例方法的流程图400。可以通过处理逻辑来执行方法400，所述处理逻辑可以包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如在处理装置上运行或执行的指令)，或其组合。在一些实施例中，通过图1的读取和写入电压管理组件113来执行方法400。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改所述处理程序的次序。因此，所示实施例应仅作为实例理解，且所示过程可以不同次序进行，且一些过程可并行进行。另外，在各种实施例中可省去一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流也是可能的。

在操作410，处理装置确定将被施加到存储器单元以读取存储器单元的状态的当前分界电压。可以通过处理装置设置分界电压。分界电压有时可以称为读取电压。

在操作420，处理装置基于当前分界电压以及与存储器单元的第一状态相对应的第一阈值电压分布和与存储器单元的第二状态相对应的第二阈值电压分布之间的间隔来确定多个测试分界电压。第一阈值电压分布之间的间隔有时可以称为阈值电压窗口或读取窗口。上文关于图3详细描述了第一阈值电压分布之间的间隔。

在一个实施方案中，处理装置可以确定在各种操作条件下存储器单元的第一阈值电压分布与第二阈值电压分布之间的多个间隔(以给定的概率)。每个确定的间隔可以对应于在不同操作条件下存储器单元的阈值电压分布之间的间隔。阈值电压分布之间的间隔会随时间变化。通常，随着在对存储器单元执行多次写入和读取操作之后存储器单元磨损，间隔变小(即，阈值电压分布更靠近彼此偏移)。

除了写入和读取操作的数目外，间隔还可能受存储器单元的某些操作条件影响。即使在相同数目的写入和读取操作下，间隔也会根据操作条件而变化，例如操作环境的温度(其可能会受存储器子系统在其中运行的服务器机房的温度或主机系统产生的热量影响)、写到写延迟时间(即，表示对存储器单元执行两次连续写入操作之间的时间差的时间段)，以及制造存储器单元时的过程变化(例如，由于制造过程中的某些变化，某些存储器单元或其裸片更容易损坏)。

例如，在高温(例如70F)时200,000写入计数(即，对存储器单元执行200,000次写入操作)的情况下存储器单元的磨损状况(即，阈值电压分布之间的间隔)往往会随写到写延迟时间更长而更差(即，阈值电压分布之间的间隔趋于更小)。作为另一实例，对于在低温(例如50F)时200,000写入计数的情况下的同一存储器单元，与高温下的存储器单元相比，阈值电压分布之间的间隔趋于更小但速率更慢。又例如，短写到写延迟时间(例如一分钟)时200,000写入计数的情况下的同一存储器单元的磨损状况在低温下可能比在高温下更差。然而，给定较长的写到写延迟时间(例如，20小时)，磨损状况在高温下可能比在低温下更差。

处理装置可以使用预先生成的查找表来确定在各种操作条件下存储器单元的阈值电压分布之间的间隔。查找表可以包含在各种操作条件(例如写入或读取计数、温度以及写到写延迟时间)下在阈值电压分布之间测得的间隔。可以根据电压来测量间隔。例如，处理装置可以确定具有一分钟写到写延迟时间时在70F的操作环境中20,000写入计数的情况下的存储器单元的间隔为100mV。在另一实例中，处理装置可以确定具有一小时写到写延迟时间时在相同温度中相同写入计数的情况下的存储器单元的间隔为25mV。可以在制造存储器子系统的过程中对查找表进行编程，并将其存储在存储器子系统控制器的本地存储器或处理装置可访问的任何其它存储器中。在其它实例中，如上所述，处理装置可以在一段时间内在不同的操作条件下监视阈值电压分布之间的间隔的改变或变化。在监视的同时，处理装置可以使用数学模型来测量阈值电压分布之间的间隔。

在确定多个间隔之后，处理装置可以确定跨越电压范围的多个测试分界电压，所述多个测试分界电压对应于多个间隔的差并且包含当前分界电压。在一个实施方案中，处理装置可以基于来自多个间隔的最大和最小间隔来确定多个间隔的差。因此，间隔的差可以对应于阈值电压分布之间的最大间隔与最小间隔之间的差。由此，基于存储器单元可以处于各种操作条件的假设，间隔的差可以表示间隔的变化量。处理装置可以基于当前分界电压和间隔的差来确定电压范围。处理装置可以选择覆盖当前分界电压但是具有与间隔的差相对应的宽度的电压范围。例如，处理装置可以将阈值电压分布之间的最大间隔确定为100mV，将最小间隔确定为25mV。因此，处理装置可以将差计算为75mV。处理装置还可以确定默认情况下将当前分界电压设置为0V。然后，处理装置可以确定电压范围为-50mV至25mV。在另一实例中，处理装置选择的电压范围可以使当前分界电压处于范围中间。

处理装置可以确定测试分界电压的数目。处理装置可以将测试分界电压的数目设置为至少两个。处理装置可以基于电压范围和测试分界电压的数目来识别测试分界电压。处理装置可以确定在电压范围内均匀分布的测试分界电压。例如，对于-50mV至25mV的电压范围，处理装置可以确定需要选择四个测试分界电压。在这种情况下，处理装置可以将测试分界电压确定为-50mV、-25mV、0V和25mV。在一个实施方案中，处理装置可以包含当前分界电压作为测试分界电压之一。

在操作430，针对每一测试分界电压，处理装置基于相应测试分界电压来确定读取存储器单元的状态的错误率。在一个实施方案中，处理装置可以通过使用(测试)分界电压确定读取存储器单元的状态时的成功率或失败率来确定读取存储器单元的状态的错误率。例如，处理装置可以基于每一测试分界电压来确定原始误码率(RBER)。RBER可以被定义为错误位的数目与数据块的存储器单元中存储的所有数据位的数目之比。因此，处理装置可以尝试使用相应测试分界电压来读取所存储位。

当确定每一测试分界电压的错误率时，处理装置可以确定不同的写到读延迟时间的错误率。写到读延迟时间对应于对存储器单元执行写入操作与随后的读取操作之间的时间段。例如，当写到读延迟时间为25微秒(μs)和一秒时，处理装置可以确定错误率。即，在自从已经执行了写入操作以设置存储器单元状态以来经过了25μs后，处理装置可以使用相应测试分界电压确定多次读取存储器单元的状态时的第一错误率。在自从已经执行了写入操作以设置存储器单元状态以来经过了一秒后，处理装置可以使用相同的测试分界电压确定多次读取存储器单元的状态时的另一错误率。然后，处理装置可以基于两个错误率来确定针对每一测试分界电压读取存储器单元的状态的总错误率。在一个实施方案中，处理装置可以将两个错误率相加得出总错误率。

在操作440，处理装置从多个测试分界电压中确定具有最低错误率的测试分界电压。在一个实施方案中，处理装置可以选择具有最低总错误率的测试分界电压。在操作450，处理装置将当前分界电压设置为对应于具有最低错误率的测试分界电压。

在进一步的实施例中，对于每一个阈值读取或写入计数(动存储器单元执行的读取操作或写入操作的数目)，处理装置可以如操作410至450中那样重置分界电压。在一个实施方案中，处理装置可以对针对存储器单元执行的写入操作(或读取操作)进行计数。处理装置可以确定对存储器单元执行的写入操作的数目是否满足阈值条件，例如指定写入计数达到50,000、100,000、150,000或200,000的条件。响应于确定对存储器单元执行的写入操作的数目满足阈值条件，处理装置可以执行一系列操作，例如操作410至450。

图5A是示出根据本公开的一些实施例的在各种操作条件下的阈值电压分布的曲线图500。可以测试各种复位电压以确定具有最接近阈值错误率的最高错误率的复位电压，如下所述。

曲线图500描绘了两个轴，即横轴501和竖轴503。横轴501表示阈值电压。竖轴503表示读取存储器单元或存储器单元的位数计数的概率，存储器单元具有阈值电压或阈值电压正态分布范围内的阈值电压。

第一分布510表示在一定范围内的阈值电压(例如，阈值电压的正态分布)下读取被写入逻辑“1”或置位状态的存储器单元的概率。第二分布520表示在所述范围内的任何阈值电压下读取被编程为逻辑“0”或复位状态的存储器单元的概率。

曲线图500还描绘了针对复位状态的三个其它阈值电压分布541、542和543。在复位状态下施加不同的复位电压以存储数据会形成不同的阈值电压分布541、542和543。在一个实施方案中，复位电压对应于施加到存储器单元用于将状态设置为复位状态的位线电压(与字线电压相反)。复位电压越大，两个分布(第一分布510与分布541、542和543中的相应一个)之间的间隔就越大。两个阈值电压分布(第一分布510与分布541、542和543中的一者)之间的间隔称为读取窗口或阈值电压窗口。如果阈值电压窗口变得太小，则可能无法确定存储器单元的状态。另一方面，如果阈值电压窗口变得太大，则存储器单元可能因被供应过多电压而无法正常操作。

因此，例如读取和写入电压管理组件113的处理装置可以确定在测试复位电压之间具有小的间隔(例如，小于50mV)的多个测试复位电压。在一个实施方案中，读取和写入电压管理组件113可以基于阈值电压窗口的变化量来确定测试复位电压。另外或替代地，读取和写入电压管理组件113可以确定产生不会引起存储器单元的不当操作的阈值电压分布的测试复位电压。在进一步的实施方案中，读取和写入电压管理组件113可以在设置或更新分界电压530之后确定多个测试复位电压，如关于图2A和4所述。

图5B是示出根据本公开的一些实施例的与不同测试复位电压相关联的错误率的曲线图550。

曲线图550包含两个轴，即横轴551和竖轴553。横轴551表示多个测试复位电压和当前复位电压。测试1至3可以分别对应于形成图5A的阈值电压分布541、542和543的测试复位电压。由此，复位电压从测试1到3逐渐更大。竖轴553表示读取存储器单元的状态的错误率。错误率可以对应于使用(测试)分界电压读取存储器单元的状态的成功率或失败率。在一个实施方案中，错误率可以是原始误码率(RBER)。RBER可以被定义为错误位的数目与数据块的存储器单元中存储的所有数据位的数目之比。

线580表示针对每一测试复位电压的错误率，以及针对当前复位电压的错误率。如图所示，测试复位电压越大，错误率越小。线570表示可靠读取存储器单元中编程的数据所需的阈值错误率。即，阈值错误率对应于最大错误率，其可以保证存储数据的存储器单元的最小可靠性。

在存在错误率低于阈值错误率的多个测试复位电压的情况下，例如读取和写入电压管理组件113的处理装置可以选择任何测试复位电压来设置当前复位电压。在另一实施方案中，读取和写入电压管理组件113可以选择具有最接近阈值错误率的对应错误率的测试复位电压。以此方式，读取和写入电压管理组件113可以避免损坏存储器单元。

图6是根据本公开的一些实施例的用于设置复位电压的实例方法600的流程图。可以通过处理逻辑来执行方法600，所述处理逻辑可以包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如在处理装置上运行或执行的指令)，或其组合。在一些实施例中，通过图1的读取和写入电压管理组件113来执行方法600。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改所述处理程序的次序。因此，所示实施例应仅作为实例理解，且所示过程可以不同次序进行，且一些过程可并行进行。另外，在各种实施例中可省去一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流也是可能的。

在操作610，处理装置对针对存储器单元执行的写入操作的数目进行计数。在另一实施方案中，处理装置可以对针对存储器单元执行的读取操作的数目进行计数。

在操作620，处理装置确定对存储器单元执行的写入操作的数目是否满足阈值条件。在一个实施方案中，阈值条件可以与对存储器单元的写入操作的数目或写入计数相关联。阈值条件可以指定写入操作的数目对应于一组数字中的一者(例如150,000、200,000、250,000或300,000)。在另一实施方案中，阈值条件可以与对存储器单元的读取操作的数目或读取计数相关联。

在操作630，处理装置响应于确定对存储器单元执行的写入操作的数目满足阈值条件，处理装置可以执行操作640至670。例如，当写入操作的数目是150,000、200,000、250,000和300,000中的一者时，处理装置可以确定满足阈值条件。

在操作640，处理装置确定将被施加到存储器单元以用于将存储器单元的状态从置位状态改变为复位状态的当前复位电压。在一个实施方案中，复位电压可以是用于将特定位值(例如，0)写入存储器单元的写入电压。具体地，复位电压可以对应于用于将状态设置为复位状态的位线电压(与字线电压相反)。

在操作650，处理装置基于当前复位电压确定一或多个测试复位电压。在一个实施方案中，处理装置可以通过将阈值量(例如12.5mV)的倍数加到当前测试复位电压来计算测试复位电压。例如，如果当前复位电压为50mV，则测试复位电压可以为62.5mV，75mV，87.5mV和100mV。由此，每一测试复位电压将彼此不同。在另一实施方案中，可以基于阈值电压窗口中的变化量来确定阈值量或测试复位电压之间的间隔(如关于图3详细描述的)。例如，处理装置可以将阈值电压窗口中的变化量(例如75mV)除以测试静止电压的数目(例如三)，以确定阈值量(例如25mV)。应理解，可以使用任何其它技术基于当前复位电压来确定测试复位电压。

在进一步的实施例中，处理装置可以在特定情况下执行操作650。例如，处理装置可以确定与当前复位电压相关联的错误率是否满足另一阈值条件。错误率可以对应于读取基于当前复位电压被设置为复位状态的存储器单元的状态时的成功率或失败率。例如，处理装置可以将原始误码率(RBER)确定为错误。RBER可以被定义为错误位的数目与数据块的存储器单元中存储的所有数据位的数目之比。阈值条件可以指定错误率大于特定错误率。特定错误率可以是最大错误率，其可以保证最小的存储器单元可靠性。响应于确定与当前复位电压相关联的错误率满足阈值条件(即，与当前复位电压相关联的错误率大于特定错误率)，处理装置可以执行操作650。否则，处理装置可以定期确定与当前复位电压相关联的错误率，直到满足阈值条件为止。

在操作660，处理装置针对每一测试复位电压确定与相应测试复位电压相关联的错误率。类似于如上所述与当前复位电压相关联的错误率，错误率(例如，RBER)对应于读取通过对存储器单元施加相应测试电压而被设置为复位状态的存储器单元的状态时的错误率。处理装置可以通过施加相应测试复位电压以便将存储器单元的状态设置为复位状态来确定每一测试复位电压的错误率。

在操作670，响应于确定至少一个错误率不满足另一阈值条件，处理装置将当前复位电压设置为对应于具有至少一个错误率中的一者的相应测试电压。阈值条件可以与阈值错误率相关联。例如，阈值条件可以指定错误率大于(或等于或大于)阈值错误率。阈值错误率可以是最大错误率，其可以保证存储数据的存储器单元的最小可靠性。在一个实施方案中，处理装置可以确定测试复位电压的任何错误率是否满足阈值条件(即，错误率是否超过阈值错误率)。如果至少一个错误率不超过阈值错误率，则处理装置可以识别与不满足阈值条件的错误率相对应的测试复位电压。在一个实施方案中，处理装置可以将当前复位电压设置为具有低于阈值错误率的错误率的测试复位电压中的任何一者。在存在多个具有这样的错误率的测试复位电压的情况下，处理装置可以选择具有最接近阈值错误率的对应错误率的一个测试复位电压。处理装置可以将当前复位电压设置为对应于这种测试复位电压。

在进一步的实施方案中，处理装置可以在执行方法400之后执行方法600，使得更新分界电压以考虑阈值电压分布中的任何偏移。

图7示出计算机系统700的实例机器，在所述实例机器内可执行用于使机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统700可以对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可以用于执行控制器的操作(例如，执行操作系统，以执行与图1的读取和写入电压管理组件113相对应的操作)。在替代实施例中，机器可以连接(例如联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。

机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、开关或桥接器、汽车或能够(依序或以其它方式)执行指定由机器采取的动作的一组指令的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RDRAM等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，其经由总线730彼此通信。

处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702经配置以执行指令726，用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置708，以通过网络720进行通信。

数据存储系统718可以包含机器可读存储媒体724(也称为计算机可读媒体)，在其上存储一或多个指令集726或体现本文描述的方法或功能中的任何一或多者的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可以对应于图1的存储器子系统110。

在一个实施例中，指令726包含实施与读取和写入电压管理组件(例如，图1的读取和写入电压管理组件113)相对应的功能的指令。尽管在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。

已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是产生期望的结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目等是方便的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造更专用的设备来执行所述方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可以使用各种编程语言来实施如本文中所描述的本公开的教示。

本公开可提供为计算机程序产品或软件，其可以包含在其上存储有可用于对计算机系统(或其它电子装置)编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中，已参考其特定实例实施例描述了本公开的实施例。应显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。