开发电子架构设计布局的系统、方法和计算机可读介质

摘要

电子设计流程从原理图为模拟回路生成电子架构设计布局。电子设计流程将原理图的模拟电路分配给模拟电路的各种类别。电子设计流程将与模拟电路的这些类别对应的各种模拟标准单元布局到分配给模拟电路的模拟布局位点中。这些模拟标准单元具有均匀的单元高度，这允许这些模拟标准单元可以容易地连接或合并到数字标准单元，这减小了电子架构设计布局的面积。与非均匀的模拟标准单元相比，这些模拟标准单元之间的高度均匀性额外提供了更可靠的良率。本发明的实施例还涉及开发电子架构设计布局的系统、方法和计算机可读介质。

说明书

技术领域

本发明的实施例涉及开发电子架构设计布局的系统、方法和计算机可读介质。

背景技术

技术和工程学的进步允许设计者和制造商向消费者提供更多的电子器件。可制造性设计(DFM)表示了设计易于制造的电子器件的一般工程实践。DFM描述了设计电子器件的工艺以便利制造工艺制造更容易、更快且更便宜的电子器件，同时保持所需的功能、质量和适销性标准。将电子器件的模拟电路和数字电路混合到单个半导体衬底上变得越来越普遍。然而，用于模拟电路的模拟布局通常是不均匀的，这可能导致密度梯度效应(DGE)。这些模拟布局通常具有高密度区，也称为高梯度区，位于数字布局的低密度区旁边。在一些情况下，这些高密度区会在制造工艺期间在电子器件内引起制造缺陷(提供一些示例，诸如短路或断路)。为了避免这些高密度区，模拟电路的设计者通常会在专用于模拟电路的单个半导体衬底上增加基板面(real-estate)，以降低这些模拟布局的密度。但是，这种增加的基板面通常导致较大的器件(以用于模拟布局的较大功率操作)，并且增加了电子器件内的布线距离。

发明内容

本发明的实施例提供了一种用于开发电子架构设计布局的系统，所述电子架构设计布局用于电子器件的模拟回路，所述系统包括：存储器，存储多个模拟标准单元；以及处理器，配置为执行布局和布线应用程序，所述布局和布线应用程序在由所述处理器执行时将所述处理器配置为：在逻辑上将所述模拟回路中的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联，将所述电子架构设计布局中的基板面划分为多个模拟布局位点，将所述模拟电路分配给所述多个模拟布局位点中的模拟布局位点，将所述模拟布局位点指定为与所述模拟电路的类别相关联，并且将所述多个模拟标准单元中的与所述模拟电路的类别相关联的模拟标准单元布局到所述模拟布局位点中。

本发明的实施例还提供了一种用于开发电子架构设计布局的方法，所述电子架构设计布局用于电子器件的模拟回路，所述方法包括：通过执行布局和布线应用程序的处理器在逻辑上将所述模拟回路的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；通过所述处理器从多个模拟标准单元中检索与所述模拟电路的类别相关联的模拟标准单元；以及通过所述处理器将所述模拟标准单元布局到多个模拟布局位点中的分配给所述模拟回路的模拟布局位点中。

本发明的实施例还提供了一种非暂时性计算机可读介质，所述非暂时性计算机可读介质上记录有计算机程序代码的，所述计算机程序代码在由处理器执行时使所述处理器执行操作，所述操作包括：在逻辑上将电子器件的多个模拟电路中的模拟电路分配给模拟电路的多个类别中的模拟电路的类别，所述模拟电路的多个类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；从多个模拟标准单元中检索与所述模拟电路的类别相关联的模拟标准单元；将所述模拟标准单元布局到多个模拟布局位点中的分配给所述模拟回路的模拟布局位点中；从多个数字标准单元中检索与所述电子器件的多个数字电路中的数字电路相关联的数字标准单元；将所述数字标准单元布局到多个数字布局位点中的数字布局位点中；以及连接所述模拟标准单元和所述数字标准单元，以形成所述电子器件的电子架构设计布局。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1F示出了根据本发明的示例性实施例的电子设计平台及其操作的框图；

图2A至图2J示出了根据本发明的示例性实施例的示例性通用配置和/或通用布置；

图3A至图3C以图形方式示出了根据本发明的示例性实施例的可以在模拟标准单元的库内实现的示例性模拟标准单元；

图4A至图4D以图形方式示出了根据本发明的示例性实施例的布局和布线应用的示例性操作；

图5示出了根据本发明示例性实施例的示例性电子设计平台的示例性布局和布线应用的示例性操作的流程图；和

图6示出了根据本发明的示例性实施例的用于实现示例性设计平台的示例性计算机系统的框图。

具体实施方式

以下公开内容提供了许多用于实现提供的主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复本身不指示讨论的各个实施例和/或配置之间的关系。

电子设计流程从原理图生成用于模拟电路的电子架构设计布局。电子设计流程将原理图的模拟电路分配给各种类别的模拟电路。电子设计流程将与这些类别的模拟电路对应的各种模拟标准单元放置到分配给模拟电路的模拟布局位点中。这些模拟标准单元具有均匀的单元高度，这允许这些模拟标准单元可以容易地连接或合并到数字标准单元，这减小了电子架构设计布局的面积。当与非均匀模拟标准单元相比时，这些模拟标准单元之间的高度均匀性额外提供了更可靠的良率。

图1A至图1F示出了根据本发明的示例性实施例的电子设计平台及其操作的框图。如图1A所示，电子设计平台100表示电子设计流程，包括当不脱离本发明的精神和范围的情况下由一个或多个计算设备、处理器、控制器或其他设备执行时对于相关领域的技术人员来说是显而易见的一个或多个电子设计软件应用程序，可以设计、模拟、分析和/或验证电子器件的模拟和/或数字电路的一个或多个高级软件级别描述。在示例性实施例中，可以使用高级软件语言来实现一个或多个高级软件级别描述，诸如图形设计应用(诸如C、SystemC、C++、LabVIEW和/或MATLAB)、通用系统设计语言(诸如SysML、SMDL和/或SSDL)或任何其他合适的高级软件或通用系统设计语言，这些对于相关领域的技术人员来说是显而易见的，而不会脱离本发明的精神以及范围，或高级软件格式，诸如在脱离本发明的精神以及范围的情况下对于相关领域的技术人员来说是显而易见的通用功率格式(CPF)、统一功率格式(UPF)或任何其他合适的高级软件格式。在图1A所示的示例性实施例中，电子设计平台100包括综合应用程序102、布局和布线应用程序104、模拟应用程序106、验证应用程序108以及模拟标准单元的库110。

此外，本发明的实施例可以以硬件、固件、软件或其任何组合来实现。本发明的实施例还可以实现为存储在计算机可读介质上的指令，指令可以由一个或多个处理器读取和执行。计算机可读介质可以包括用于以机器(例如，计算设备)可读的形式存储或传输信息的任何机制。例如，计算机可读介质可以包括非暂时性计算机可读介质，诸如只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光学存储介质；闪存器件等。作为另一示例，计算机可读介质可以包括暂时性计算机可读介质，诸如电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)。此外，固件、软件、例程、指令可以在本文中描述为执行某些动作。然而，应当理解，这样的描述仅仅是为了方便，并且这样的动作实际上是由执行固件、软件、例程、指令等的计算设备、处理器、控制器或其他设备引起的。在示例性实施例中，综合应用程序102、布局和布线应用程序104、模拟应用程序106和验证应用程序108表示一个或多个电子设计软件应用程序，当它们由在不脱离本发明的精神和范围的情况下对于相关领域的技术人员而言显而易见的一个或多个计算设备、处理器、控制器或其他设备执行时，将一个或多个计算设备、处理器、控制器或其他设备从通用电子器件配置为专用电子器件，以执行如下面将进一步详细描述的这些应用中的一个或多个。

综合应用程序102将电子器件的一个或多个特征、参数或属性转换为不脱离本发明的精神和范围的情况下对于相关领域的技术人员来说显而易见的一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或任何其他合适的运算，就电子器件的模拟电路和/或数字电路而言，转换为一个或多个高级软件级别描述。综合应用程序102可以利用模拟算法来模拟一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或其他合适的一个或多个运算以根据电子设计规范中概述的电子器件的一个或多个特征、参数或属性验证一个或多个逻辑运算、一个或多个算术运算、一个或多个控制运算和/或其他合适的运算性能。

布局和布线应用程序104转换一个或多个高级软件级别描述以形成电子器件的电子架构设计布局。在图1A所示的示例性实施例中，布局和布线应用程序104将一个或多个高级软件级别描述转换成示意图或原理图。通常，原理图包括彼此电耦合以形成电子器件的模拟电路和/或数字电路的图形或视觉表示的模拟电路和/或数字电路。接下来的图1B至图1E中的讨论描述了在转换原理图的模拟电路以形成用于电子器件的模拟电路的电子架构设计布局时的布局和布线应用程序104的操作。布局和布线应用程序104可以根据在不脱离本发明的精神和范围的情况下对于相关领域的技术人员显而易见的任何合适的已知转换技术来转换原理图的数字电路，以形成用于电子器件的数字电路的电子架构设计布局。

如图1B所示，原理图150包括彼此电耦合以形成用于电子器件的模拟电路的模拟电路152.1至152.n。可以基于这些模拟电路之间的通用配置和/或通用布置来表征模拟电路152.1至152.n。这些通用配置和/或通用布置可以包括模拟电路之间的通用输入/输出(I/O)关系，例如，通用栅极连接、通用漏极连接、通用源极连接、体连接、电源连接、接地连接、单一NMOS或PMOS连接和/或其任何组合以提供一些示例。可选地或附加地，这些通用配置和/或通用布置可以包括通用拓扑，诸如通用栅极放大器、通用漏极放大器、通用源极放大器、差分放大器、电流镜和/或它们的任何组合以提供一些示例。

在图1B所示的示例性实施例中，布局和布线应用程序104将模拟电路152.1至152.n逻辑上分配给模拟电路C

如图1C所示，布局和布线应用程序104将基板面154从电子架构设计布局划分成模拟布局位点156.1至156.n，以开发用于模拟电路152.1至152.n的模拟标准单元的布局的平面图。在示例性实施例中，模拟布局位点156.1至156.n可以表征为具有均匀的单元高度。例如，模拟布局位点156.1到156.n可以表征为一个单元高度，以容纳用于形成p型金属氧化物半导体(PMOS)晶体管的第一水平有源扩散区域和用于形成n型金属氧化物半导体(NMOS)晶体管的第二水平有源扩散区域。在一些情况下，可以将第一水平有源扩散区域和第二水平有源扩散区域解析为多个有源扩散区域，以分别用于形成多个PMOS晶体管和多个NMOS晶体管。在图1C所示的示例性实施例中，将模拟布局位点156.1至156.n布置为一系列的行和一系列的列，以形成模拟布局位点的矩阵。然而，如在不背离本发明的精神和范围的情况下对相关领域的技术人员显而易见的，模拟布局位点156.1至156.n的其他布置也是可以的。此后，布局和布线应用程序104将模拟电路152.1至152.n分配给模拟布局位点156.1至156.n中的相应模拟布局位点。在示例性实施例中，布局和布线应用程序104使用如图1B所示的原理图150作为路线图，以将模拟电路152.1至152.n分配给它们在基板面154中的相应模拟布局位点，使得原理图150中彼此相邻的152.1至152.n中的模拟电路在基板面154中彼此相似地相邻。

如图1D所示，布局和布线应用程序104将模拟布局位点156.1至156.n指定为与模拟电路C

如图1E所示，布局和布线应用程序104从如图1A所示的模拟标准单元的库110中检索模拟标准单元158.1至158.k。在图1E所示的示例性实施例中，模拟标准单元158.1至158.k中的每个模拟标准单元与模拟电路C

如图1F所示，原理图150可以进一步包括彼此电耦合以形成用于电子器件的数字电路的数字电路。在图1F所示的示例性实施例中，布局和布线应用程序104进一步将基板面154从电子架构设计布局划分成数字布局位点160.1至160.m(使用图1F中的灰色阴影示出)以开发用于布局用于电子器件的数字电路的数字电路的数字标准单元的平面图。在图1F所示的示例性实施例中，将数字布局位点160.1至160.m布置为一系列的行和一系列的行，以形成数字布局位点的矩阵。然而，如在不脱离本发明的精神和范围的情况下对相关领域的技术人员显而易见的，数字布局位点160.1至160.m的其他布置也是可以的。布局和布线应用程序104根据原理图150将数字标准单元布局到数字布局位点160.1至160.m中。布局和布线应用程序104根据原理图150连接这些数字标准单元以形成电子器件的数字电路的电子架构设计布局。此后，布局和布线应用程序104根据原理图150连接用于电子器件的模拟电路的电子架构设计布局和用于电子器件的数字电路的电子架构设计布局，以形成用于电子器件的电子架构设计布局。

如图1F所示，模拟布局位点156.1至156.n内的模拟标准单元158.1至158.k与数字布局位点160.1至160.m内的数字标准单元兼容。在示例性实施例中，模拟标准单元158.1至158.k和数字标准单元具有一个标准单元的高度。当与用于电子器件的其他电子架构设计布局相比时，模拟标准单元和数字标准单元之间的高度的均匀性可以为电子器件提供更紧凑的电子架构设计布局。在一些情况下，这允许电子器件的模拟电路的电子架构设计布局和电子器件的数字电路的电子架构设计布局共享通用边界，而不是用于电子器件的模拟电路的电子架构设计布局和用于电子器件的数字电路的电子架构设计布局的单独的边界。此外，这种更紧凑的电子架构设计布局减少了用于电子器件的电子架构设计布局内的高密度区的数量，并且减小了该电子架构设计布局内的密度梯度效应(DGE)。

返回参考图1A，模拟应用程序106模拟电子器件的电子架构设计布局，以复制电子器件的模拟电路和/或数字电路的电子架构设计的一个或多个特征、参数或属性。在示例性实施例中，模拟应用程序106可以提供静态时序分析(STA)、电压降分析(也称为IREM分析)、时钟域交叉验证(CDC检查)、形式验证(也称为模型检查)、等同检查或在不背离本发明的精神和范围的情况下对于相关领域的技术人员而言显而易见的任何其他合适的分析。在另一个示例性实施例中，模拟应用程序106可以执行交流电(AC)分析(诸如线性小信号频域分析)和/或直流电(DC)分析(诸如非线性静态点计算或非线性操作点的顺序)，同时扫描电压、电流和/或参数以执行STA、IREM分析或其他合适的分析。

验证应用程序108验证由模拟应用程序106复制的用于电子器件的模拟电路和/或数字电路的电子架构设计布局的一个或多个特征、参数或属性，以满足电子设计规范。验证应用程序108还可以执行物理验证，也称为设计规则检查(DRC)，以检查用于电子器件的模拟电路和/或数字电路的电子架构设计布局是否满足由半导体代工厂和/或制造电子器件的半导体技术节点定义的一个或多个推荐的参数，称为设计规则。

模拟标准单元的库110包括模拟标准单元的一个或多个库，诸如上述图1E中所述的模拟标准单元158.1至158.k，具有不同的通用配置和/或不同的通用布置。在图1A所示的示例性实施例中，在几何形状、几何形状的位置和/或几何形状之间的互连来定义这些模拟标准单元。在示例性实施例中，模拟标准单元158.1至158.k具有均匀的单元高度，例如，一个标准单元的高度。在该示例性实施例中，一个标准单元的高度包括用于形成p型金属氧化物半导体(PMOS)晶体管的第一水平有源扩散区域和用于形成n型金属氧化物半导体(NMOS)晶体管的第二水平有源扩散区域。当与用于电子器件的其他电子架构设计布局相比时，模拟标准单元之间的高度的均匀性可以为电子器件提供更紧凑的电子架构设计布局。在图1A所示的示例性实施例中，模拟标准单元之间的高度的均匀性使这些模拟标准单元的均匀前段制程(FEOL)、中段制程(MEOL)和后段制程图案对准，与数字标准单元的那些相似。例如，模拟标准单元具有固定的单元高度和单元边界，允许这些模拟标准单元邻接数字标准单元。作为另一个示例，模拟标准单元具有与数字标准单元相当的固定沟道宽度和长度。作为另一示例，模拟标准单元具有与数字标准单元相当的固定的金属宽度以及功率和信号的间距。这种更紧凑的电子架构设计布局减少了用于电子器件的电子架构设计布局内的高密度区的数量，并且减小了该电子架构设计布局内的密度梯度效应(DGE)。此外，通过实现用于模拟标准单元的电子架构设计布局以包括PMOS晶体管和NMOS晶体管的互补金属氧化物半导体场效应(CMOS)晶体管对，进一步实现高度的这种均匀性。在一些情况下，模拟标准单元可以包括伪PMOS晶体管和/或伪NMOS晶体管，这将在下面进一步详细描述，以确保这些模拟标准单元的电子架构设计布局包括CMOS晶体管对。例如，如上图1B所述的模拟电路152.1至152.n中的模拟电路可以包括单个NMOS晶体管。在该示例中，与分配给该模拟电路的模拟电路的类别相关联的模拟标准单元的电子架构设计布局可以包括用于单个NMOS晶体管和伪PMOS晶体管的电子架构设计布局，以形成CMOS晶体管对，以确保此模拟标准单元保持一个标准单元的高度。

如上图1B所述，可以基于这些模拟电路之间的通用配置和/或通用布置来表征模拟电路(提供示例，诸如模拟电路152.1至152.n)。图2A至图2G示出了根据本发明的示例性实施例的示例性通用配置和/或通用布置。相关领域的技术人员将认识到，布局和布线应用程序104可以识别图2A至图2G中所示的那些之外的其他通用配置和/或通用布置，而不脱离本发明的精神和范围。这些其他通用配置和/或通用布置可以包括通用栅极连接、通用漏极连接、通用源极连接、体连接、电源连接、接地连接、单一NMOS或PMOS连接、通用栅极放大器、通用漏极放大器、通用源极放大器、差分放大器、电流镜和/或其任何组合以提供一些示例。

图2A示出了具有电源和接地连接的示例性通用栅极和漏极。如图2A所示，PMOS晶体管Q1的栅极和漏极分别连接到NMOS晶体管Q2的栅极和漏极。PMOS晶体管Q1的源极连接到电源V

图2B示出了用于PMOS晶体管Q3和NMOS晶体管Q4的示例性通用栅极和漏极连接。如图2B所示，PMOS晶体管Q3的栅极和漏极分别连接到NMOS晶体管Q4的栅极和漏极。

图2C示出了用于PMOS晶体管Q5和NMOS晶体管Q6的具有接地连接的示例性通用栅极和漏极。如图2C所示，PMOS晶体管Q5的栅极和漏极分别连接到NMOS晶体管Q6的栅极和漏极。NMOS晶体管Q6的源极连接到接地电位。

图2D示出了用于PMOS晶体管Q7和NMOS晶体管Q8的示例性通用漏极配置。如图2D所示，PMOS晶体管Q7的漏极连接到NMOS晶体管Q8的漏极。

图2E示出了用于PMOS晶体管Q9和NMOS晶体管Q10的具有电源和接地连接配置的示例性通用漏极。如图2E所示，PMOS晶体管Q9的漏极连接到NMOS晶体管Q10的漏极。PMOS晶体管Q9的源极连接到电源V

图2F示出了单个PMOS晶体管Q11的示例性配置。如上图1A所述，模拟标准单元具有一个标准单元的高度。为了保持该一个标准单元高度，用于图2F中所示的示例性配置的模拟标准单元包括伪NMOS晶体管Q12。如图2F所示，NMOS晶体管Q12的源极、漏极和栅极连接到接地电位。

图2G示出了单个NMOS晶体管Q14的示例性配置。如上图1A所述，模拟标准单元具有一个标准单元的高度。为了维持该一个标准单元高度，用于图2G中所示的示例性配置的模拟标准单元包括伪PMOS晶体管Q13。如图2G所示，PMOS晶体管Q13的源极、漏极和栅极连接到电源V

图2H示出了PMOS晶体管Q15和Q16以及NMOS晶体管Q17和Q18的示例性串联配置。如图2H所示，PMOS晶体管Q15的源极连接到PMOS晶体管Q16的漏极，并且NMOS晶体管Q17的漏极连接到NMOS晶体管Q18的源极。

图2I示出了用于PMOS晶体管Q19和Q20的示例性镜像配置。如图2I所示，PMOS晶体管Q19和Q20配置和布置为实现电流镜。

图2J示出了PMOS晶体管Q21和Q23以及NMOS晶体管Q22和Q24的示例性差分配置。如图2J所示，PMOS晶体管Q21和Q23以及NMOS晶体管Q22和Q24配置和布置为实现晶体管的差分对。

图3A至图3C示出了根据本发明的示例性实施例的可以在模拟标准单元的库内实现的示例性模拟标准单元。相关领域的技术人员将认识到，模拟标准单元的库不限于如图3A至图3C中详细描述的示例性模拟标准单元。如上所述，模拟标准单元的库可以包括一个或多个标准单元，诸如如上图1E所述的模拟标准单元158.1至158.k，具有不同的通用配置和/或不同的通用布置。

图3A示出了具有通用栅极配置和/或布置的模拟标准单元300。在图3A所示的示例性实施例中，模拟标准单元300包括在平面几何形状方面定义的一个或多个PMOS晶体管和/或一个或多个NMOS晶体管，该平面几何形状对应于一个或多个扩散层内的有源扩散区域302.1和302.2、一个或多个多晶硅层内的多晶硅区域304.1至304.6、一个或多个金属层内的金属区域306.1至306.8和/或区域之间的一个或多个互连件，提供一些示例，诸如接触件或通孔。使用图3A中散列示出的有源扩散区域302.1和302.2表示有源扩散区域，在有源扩散区域上可以分别形成PMOS晶体管Q

使用图3A中的虚线阴影示出的多晶硅区域304.1至304.6与有源扩散区域302.1和302.2重叠以形成PMOS晶体管Q

使用图3A中的实心灰色阴影示出的金属区域306.1至306.8表示模拟标准单元300内的金属的区域。例如，金属区域306.2至306.7可以用于在模拟标准单元300内布线各种信号。作为另一示例，金属区域306.1和306.8可以用于将电源电压和接地分别布线到模拟标准单元300。

在图3A中示出为正方形“x”的一个或多个互连件耦合模拟标准单元300内的各个区域。通常，一个或多个互连件可以包括接触件，以在有源扩散区域302.1和302.2与金属区域306.1至306.8之间和/或在多晶硅区域304.1至304.6与金属区域306.1至306.8之间形成互连件。

在图3A所示的示例性实施例中，多晶硅区域304.1和304.6以及金属区域306.1和306.8布置为形成模拟标准单元边界308。在该示例性实施例中，用于模拟电路的电子架构设计布局(提供示例，诸如图3A中所示的通用栅极配置)可以位于模拟标准单元边界308内。在一些情况下，模拟标准单元300的模拟标准单元边界308可以连接到其他模拟标准单元的其他模拟标准单元边界，并且这些模拟单元可以使用各种金属层(图3A中未示出)连接，以形成其他更大的模拟标准单元。尽管在图3A中将模拟标准单元300示出为在模拟标准单元边界308内包括有源组件，诸如PMOS晶体管Q

图4A至图4D以图形方式示出了根据本发明的示例性实施例的布局和布线应用的示例性操作。图4A至图4D中所示的示例性实施例以图形方式示出了布局和布线应用程序(诸如如上图1A至图1E中所述的布局和布线应用程序104)将模拟电路的原理图450转换为模拟电路的电子架构设计布局的示例性操作。如图4A所示，模拟电路包括PMOS晶体管Q1至Q8和NMOS晶体管Q9至Q16。在图4A所示的示例性实施例中，PMOS晶体管Q4和NMOS晶体管Q9形成模拟电路402。PMOS晶体管Q1和Q2以及NMOS晶体管Q14形成模拟电路404。PMOS晶体管Q3和Q10形成模拟电路406。PMOS晶体管Q5和Q11形成模拟电路408。PMOS晶体管Q6和Q7以及NMOS晶体管16形成模拟电路410。PMOS晶体管Q8和NMOS晶体管Q12形成模拟电路412。NMOS晶体管Q13形成模拟电路414。NMOS晶体管Q15形成模拟电路416。

在图4A所示的示例性实施例中，布局和布线应用在逻辑上将模拟电路402至416分配给模拟电路C

如图4B所示，布局和布线应用程序将基板面454从电子架构设计布局划分成模拟布局位点456.1至456.8，以开发用于布局模拟电路402至416的模拟标准单元的平面图。在图1C所示的示例性实施例中，将模拟布局位点456.1至456.8布置为一系列的行和一系列的列，以形成模拟布局位点的矩阵。然而，在不脱离本发明的精神和范围的情况下，对于相关领域的技术人员将显而易见的是，模拟布局位点456.1至456.8的其他布置是可以的。此后，布局和布线应用程序将模拟电路402至416分配给模拟布局位点456.1至456.8中的相应模拟布局位点。

如图4C所示，布局和布线应用程序从模拟电路C

如图4D所示，布局和布线应用程序从如图1A所示的模拟标准单元的库110中检索模拟标准单元458.1至458.3。在图4D所示的示例性实施例中，模拟标准单元458.1至458.3中的每个模拟标准单元与模拟电路C

图5示出了根据本发明的示例性实施例的用于示例性电子设计平台的示例性布局和布线应用程序的示例性操作的流程图。本发明不限于该操作描述。其他操作控制流程在本发明的范围和精神内。以下讨论描述了用于电子设计平台的示例性操作控制流程500，该电子设计平台诸如以上在图1A中描述的电子设计平台100，以转换原理图的模拟电路以形成用于电子器件的模拟电路的电子架构设计布局。

在操作502处，操作控制流程500逻辑上将模拟回路的模拟电路(提供示例，诸如模拟电路152.1至152.n)分配给模拟电路的类别(提供示例，诸如模拟电路C

在操作504处，操作控制流程500将电子架构设计布局中的基板面划分为模拟布局位点(提供示例，诸如模拟布局位点156.1至156.n)以开发用于布局模拟电路的模拟标准单元的平面图。

在操作506处，操作控制流程500将模拟电路分配给模拟布局位点中的相应模拟布局位点。在示例性实施例中，操作控制流程500使用原理图作为路线图，以将模拟电路分配给基板面中的它们相应的模拟布局位点，使得原理图中彼此相邻的模拟电路在基板面中彼此相似地相邻。

在操作508处，操作控制流程500将模拟布局位点指定为具有模拟电路的类别中的模拟电路的相应类别。

在操作510处，操作控制流程500将模拟标准单元(提供示例，诸如模拟标准单元158.1至158.k)布局到对应于模拟电路的它们的类别的模拟布局位点中的模拟布局位点中。例如，操作控制流程500将与模拟电路的第一类别相关联的第一模拟标准单元布局到类似地分配给模拟电路的第一类别的模拟布局位点中。类似地，布局和布线应用程序104将与模拟电路的第k类别相关联的第k模拟标准单元布局到类似地分配给模拟电路的第k类别的模拟布局位点中。一旦操作控制流程500布局模拟标准单元，则操作控制流程500根据原理图连接模拟标准单元，以形成用于电子器件的模拟电路的电子架构设计布局。

图6示出了根据本发明的示例性实施例的用于实现示例性设计平台的示例性计算机系统的框图。可以使用计算机系统600来实现电子设计平台100。然而，在一些情况下，可以使用多于一个的计算机系统600来实现电子设计平台100。对于相关领域的技术人员来说，在阅读本说明书之后，如何使用其他计算机系统和/或计算机架构来实施实施例将变得显而易见。

计算机系统600包括一个或多个处理器604，也称为中央处理单元或CPU，以执行如上图1A所示的综合应用程序102、布局和布线应用程序104、模拟应用程序106和/或验证应用程序108。一个或多个处理器604可以连接到通信基础设施或总线606。在示例性实施例中，一个或多个处理器604中的一个或多个可被实现为图形处理单元(GPU)。GPU表示专用的电子电路，指定为快速处理电子器件上的数学密集型应用程序。GPU可以具有高度并行的结构，该结构对于并行处理大数据块(诸如计算机图形应用程序、图像和视频通用的数学密集型数据)有效。

计算机系统600还包括用户输入/输出设备603，诸如监视器、键盘、指示设备等，它们通过用户输入/输出接口602与通信基础设施606通信。

计算机系统600还包括主存储器或主要存储器608，提供示例，诸如随机存取存储器(RAM)。主存储器608可以包括一级或多级高速缓存。主存储器608中存储有控制逻辑(即，计算机软件)和/或数据，诸如上面在图1A中描述的模拟标准单的库元110。计算机系统600还可以包括一个或多个辅助存储设备或存储器610，以存储如上图1A所述的模拟标准单元的库110。一个或多个辅助存储设备或存储器610可以包括例如硬盘驱动器612和/或可移动存储设备或驱动器614。可移动存储驱动器614可以是软盘驱动器、磁带驱动器、光盘驱动器、光学存储设备、磁带备份设备和/或任何其他存储设备/驱动器。可移动存储驱动器614可以与可移动存储单元618交互。可移动存储单元618包括其上存储有计算机软件(控制逻辑)和/或数据的计算机可用或可读存储设备。可移动存储单元618可以是软盘、磁带、光盘、DVD、光学存储盘和/或任何其他计算机数据存储设备。可移动存储驱动器614以众所周知的方式从可移动存储单元618读取和/或写入可移动存储单元618。

根据示例性实施例，一个或多个辅助存储设备或存储器610可以包括用于允许计算机程序和/或其他指令和/或数据由计算机系统600访问的其他装置、工具或其他方法。这种装置、工具或其他方法可以包括例如可移动存储单元622和接口620。可移动存储单元622和接口620的示例可以包括程序盒和盒带接口(诸如在视频游戏设备中找到的)、可移动存储芯片(诸如EPROM或PROM)和相关的插槽、存储棒和USB端口、存储卡和相关的存储卡插槽和/或任何其他可移动存储单元和相关的接口。

计算机系统600还可以包括通信或网络接口624。通信或网络接口624使计算机系统600能够与远程设备、远程网络、远程实体等的任何组合进行通信和交互(单独地和通用地由参考数字628共用)。例如，通信或网络接口624可以允许计算机系统600通过通信路径626与远程设备628通信，该通信路径可以是有线和/或无线的，并且可以包括LAN、WAN、因特网等的任何组合。可以经由通信路径626将控制逻辑和/或数据发送到计算机系统600或从计算机系统600发送控制逻辑和/或数据。在示例性实施例中，远程设备628可以包括一个或多个计算设备、处理器、控制器或在不脱离本发明的精神和范围的情况下对于相关领域的技术人员来说显而易见的其他设备，执行如上图1A所述的电子设计平台100。在另一示例性实施例中，远程设备628可以包括在不脱离本发明的精神和范围的情况下对于相关领域的技术人员而言是显而易见的一个或多个计算设备、处理器、控制器或其他设备，执行如上图1A所述的电子设计平台100。

在实施例中，包括在其上存储有控制逻辑(软件)的非暂时性计算机可读介质的有形设备或制品在本文中也被称为计算机程序产品或程序存储设备。这包括但不限于计算机系统600、主存储器608、辅助存储器610以及可移动存储单元618和622，以及体现上述的任意组合的有形制品。当由一个或多个数据处理设备(诸如计算机系统600)执行时，这种控制逻辑使这种数据处理设备如本文所述进行操作。

基于包含在本发明中的教导，对于相关领域的技术人员而言，如何使用除图6所示之外的数据处理设备、计算机系统和/或计算机架构来制造和使用本发明将是显而易见的。特别地，实施例可以与除本文描述的那些之外的软件、硬件和/或操作系统实施方式一起操作。

结论

前述的详细描述公开了一种用于开发电子器件的模拟回路的电子架构设计布局的系统。该系统包括存储器和处理器。存储器存储模拟标准单元。处理器执行布局和布线应用程序。布局和布线应用程序在由处理器执行时使处理器执行以下操作：在逻辑上将模拟电路中的模拟电路分配给模拟电路的类别中的模拟电路的类别，模拟电路的类别中的模拟电路的每个类别与通用配置和/或通用布置相关联，将电子架构设计布局中的基板面划分为模拟布局位点，将模拟电路分配给模拟布局位点中的模拟布局位点，将模拟布局位点指定为与模拟电路的类别相关联，以及将模拟标准单元中的与模拟电路的类别相关联的模拟标准单元布局到模拟布局位点中。

在上述系统中，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为利用所述模拟回路的原理图，以在逻辑上将所述模拟电路分配给所述模拟回路的原理图中的所述模拟电路的类别。

在上述系统中，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为利用所述模拟回路的原理图，以在逻辑上将所述模拟电路分配给所述模拟回路的原理图中的所述模拟电路的类别，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为从外围设备接收输入，以在逻辑上将所述模拟电路分配给所述模拟电路的类别。

在上述系统中，其中，所述通用配置或所述通用布置包括：通用栅极连接；通用漏极连接；通用源极连接；通用体连接；电源连接；接地连接；或单一NMOS或PMOS连接。

在上述系统中，其中，所述多个模拟标准单元表征为具有均匀的单元高度。

在上述系统中，其中，所述多个模拟标准单元表征为具有均匀的单元高度，其中，所述均匀的单元高度包括一个单元高度，所述一个单元高度具有用于形成p型金属氧化物半导体(PMOS)晶体管的第一水平有源扩散区域和用于形成n型金属氧化物半导体(NMOS)晶体管的第二水平有源扩散区域。

在上述系统中，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为将所述基板面划分为一系列的行和一系列的列，以形成模拟布局位点的矩阵。

在上述系统中，其中，所述布局和布线应用程序在由所述处理器执行时，将所述处理器配置为使用所述模拟回路的原理图作为路线图，将所述模拟电路分配给所述模拟布局位点。

前述详细描述另外公开了一种用于开发电子器件的模拟回路的电子架构设计布局的方法。该方法包括通过执行布局和布线应用程序的处理器在逻辑上将模拟电路中的模拟电路分配给模拟电路的类别中的模拟电路的类别，模拟电路的类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；通过处理器从模拟标准单元中检索与模拟电路的类别相关联的模拟标准单元；以及通过处理器将模拟标准单元布局到模拟布局位点中的分配给模拟电路的模拟布局位点中。

在上述方法中，其中，逻辑上分配包括：利用所述模拟回路的原理图在逻辑上将所述模拟电路分配给所述模拟电路的类别。

在上述方法中，其中，逻辑上分配包括：利用所述模拟回路的原理图在逻辑上将所述模拟电路分配给所述模拟电路的类别，还包括：接收来自外围设备的输入，以在逻辑上将所述模拟电路分配给所述模拟电路的类别。

在上述方法中，其中，所述多个模拟标准单元表征为具有均匀的单元高度。

在上述方法中，其中，所述多个模拟标准单元表征为具有均匀的单元高度，其中，所述均匀的单元高度包括一个单元高度，所述一个单元高度具有用于形成p型金属氧化物半导体(PMOS)晶体管的第一水平有源扩散区域和用于形成n型金属氧化物半导体(NMOS)晶体管的第二水平有源扩散区域。

前面的详细描述还公开了一种其上记录有计算机程序代码的非暂时性计算机可读介质，该计算机程序代码在由处理器执行时使处理器执行操作。该操作包括：在逻辑上将电子器件的模拟电路中的模拟电路分配给模拟电路的类别中的模拟电路的类别，模拟电路的类别中的模拟电路的每个类别与通用配置和/或通用布置相关联；从模拟标准单元中检索与模拟电路的类别相关联的模拟标准单元；将模拟标准单元布局到模拟布局位点中的分配给模拟电路的模拟布局位点中；从数字标准单元中检索与电子器件的数字电路中的数字电路相关联的数字标准单元；将数字标准单元布局到数字布局位点中的数字布局位点中；以及连接模拟标准单元和数字标准单元，以形成电子器件的电子架构设计布局。

在上述方法中，其中，逻辑上的分配包括：利用所述模拟回路的原理图，在逻辑上从所述模拟回路的原理图中将所述模拟电路分配给所述模拟电路的类别。

在上述方法中，其中，逻辑上的分配包括：利用所述模拟回路的原理图，在逻辑上从所述模拟回路的原理图中将所述模拟电路分配给所述模拟电路的类别，其中，逻辑上的分配包括：接收来自外围设备的输入，以在逻辑上将所述模拟电路分配给所述模拟电路的类别。

在上述方法中，其中，所述通用配置或所述通用布置包括：通用栅极连接；通用漏极连接；通用源极连接；通用体连接；电源连接；或接地连接；或单一NMOS或PMOS连接。

在上述方法中，其中，所述多个模拟标准单元表征为具有均匀的单元高度。

在上述方法中，其中，所述多个模拟标准单元表征为具有均匀的单元高度，其中，所述均匀的单元高度包括一个单元高度，所述一个单元高度具有用于形成p型金属氧化物半导体(PMOS)晶体管的第一水平有源扩散区域和用于形成n型金属氧化物半导体(NMOS)晶体管的第二水平有源扩散区域。

在上述方法中，其中，所述操作还包括：将所述电子架构设计布局中的基板面划分为多个模拟布局位点；将所述模拟电路分配给所述多个模拟布局位点中的所述模拟布局位点；以及将所述模拟布局位点指定为与所述模拟电路的类别相关联。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。