数字雷达TR组件FPGA程序批量升级方法及系统

摘要

本发明公开了一种数字雷达TR组件FPGA程序批量升级方法及系统，包括步骤：S1，建立数字雷达TR组件FPGA程序批量升级系统，该系统包括信号处理分机和维护计算机，信号处理分机与数字雷达TR组件通信连接，且信号处理分机与维护计算机通信连接；在信号处理分机中设有波束形成模块，波束形成模块由PowerPC模块和FPGA模块连接组成；PowerPC模块与维护计算机连接通信等；本发明可以实现所有程序同时批量升级，最快时全部升级完成的时间与升级单个程序所需时间一样，维护人员不再需要靠近天线，通过网线就可完成全部升级工作，同时能够实现对所有程序状态进行管理等。

说明书

技术领域

本发明涉及数字雷达TR组件程序升级领域，更为具体的，涉及一种数字雷达TR组件FPGA程序批量升级方法及系统。

背景技术

Xilinx FPGA提供了多种配置方式，包括主串、从串、主并、从并等模式，主串与主并需要提前将配置文件存入FLASH，FPGA上电之后再自动进行配置；而从串及从并模式需要外部控制器介入，受硬件设计限制，并不适用于所有FPGA应用场景。JTAG接口允许用户通过菊花链的方式将多个FPGA挂载到一个配置链路上，适合一个印制板内或者一个分机内多个FPGA的组合，即使如此，每个FPGA的程序升级也只能一个一个依次实施。

而采用相控阵技术的雷达系统，数字TR组件靠近天线阵面，由于组件数量较多，不可能将所有组件搭载的FPGA全部挂在同一个JTAG链上进行管理，其次，依次升级工作量大，效率低下。

数字雷达数字TR组件随着天线口径的大小而数量有较大变化，如一个3072个阵子的阵面，需要约196个TR组件才能完成收发处理，所有程序依次升级需要耗费大量的时间。同时天线架设高度及设备工作状态就限制了TR组件内部FPGA程序升级的手段。TR组件内FPGA程序若要升级，要么是维护人员在设备停机的状态下，将仿真器接入FPGA进行在线升级，人员安全得不到保障，要么是将所有TR组件拆卸到地面单板供电完成升级，维护工作开展起来极为繁琐。

现有技术存在的问题包括：

1、数字雷达数字TR组件数量较多，常规的逐个升级方式效率低下；

2、不具备远程升级的能力；

3、所有组件FPGA程序状态系统管理能力。

发明内容

本发明的目的在于克服现有技术的不足，提供一种数字雷达TR组件FPGA程序批量升级方法及系统，可以实现所有程序同时升级，最快时全部升级完成的时间与升级单个程序所需时间一样；维护人员不再需要靠近天线，通过网线就可完成全部升级工作，同时能对所有程序状态进行管理等。

本发明的目的是通过以下方案实现的：

一种数字雷达TR组件FPGA程序批量升级方法，包括步骤：

S1，建立数字雷达TR组件FPGA程序批量升级系统，该系统包括信号处理分机和维护计算机，信号处理分机与数字雷达TR组件通信连接，且信号处理分机与维护计算机通信连接；在信号处理分机中设有波束形成模块，所波束形成模块由PowerPC模块和FPGA模块连接组成；所述PowerPC模块与维护计算机连接通信，波束形成模块与FPGA连接通信，FPGA模块与所有待升级TR组件连接通信；

S2，先进行通信网络链路状态检查，然后读取指定TR组件FLASH存储的FPGA程序，并擦除指定TR组件FLASH存储的FPGA程序；

S3，批量升级全部待升级TR组件内FLASH存储的FPGA程序。

进一步地，在步骤S1中，在PowerPC模块中设有系统功能代码之外的FPGA程序升级代码模块，仅用于维护计算机与FPGA模块之间所有数据转发，不对数据本身及指令进行处理。

进一步地，在步骤S1中，FPGA模块用于将PowerPC模块传输的数据与指令同时分发至所有数字TR组件，同时收集其回传信息，并将其转发到PowerPC模块。

进一步地，在TR组件侧的FPGA模块设有唯一身份标识，且在TR组件中除系统功能代码之外设有程序升级专用逻辑单元模块，程序升级专用逻辑单元模块第一用于产生FLASH接口时序，实现对配置FLASH的编程、擦除、读取操作；程序升级专用逻辑单元模块第二用于从通信网络中获取属于自己的程序升级包以及控制指令，并根据指令完成相应操作。

一种数字雷达TR组件FPGA程序批量升级方法，基于步骤S1中建立的数字雷达TR组件FPGA程序批量升级系统，其中维护计算机执行如下流程：

1)提供人机交互界面，拾取维护人员操作意图；

2)将操作状态及进度进行实时显示，便于维护人员进行后续控制；

3)按照协议将设备中所有FPGA模块进行编码，编码与FPGA模块一一对应，维护人员选择其中任意一个FPGA模块开始程序升级操作；

4)从FPGA模块开发工具生成的目标文件中提取有效数据；

5)根据维护人员意图将有效数据及各类控制指令传输至信号处理分机一的PowerPC模块中，并将PowerPC模块回传信息进行显示；

6)所有指令发出后等待各目标FPGA模块的回传信息，回传信息包括指令执行成功及失败，并按照目标FPGA模块身份代码进行标记，同时在指令发出后就开始进行超时检测，若超出超时门限，则未返回回传信息的FPGA模块则标记未指令执行失败，当所有FPGA模块指令执行状态均标记完成，则开始执行下一组指令，直到所有指令执行完毕。

一种数字雷达TR组件FPGA程序批量升级系统，包括信号处理分机，在信号处理分机中设置有波束形成模块，所述波束形成模块由PowerPC模块和FPGA模块连接组成；FPGA模块与数字雷达天线阵面中TR组件接口连接，以及包括与所述信号处理分机连接的维护计算机，维护计算机与所述PowerPC模块通信连接。

进一步地，所述PowerPC模块和所述FPGA模块通过LocalBus总线连接通信。

进一步地，维护计算机通过网线与PowerPC连接通信。

进一步地，所述FPGA模块通过集束光纤电缆与数字雷达天线阵面中TR组件接口连接。

进一步地，包括管理界面模块，所述管理界面模块包括通信链路检测模块、程序状态管理模块和程序批量升级模块；所述通信链路检测模块用于查看链路检测结果，所述程序状态管理模块用于读取并查看阵面程序版本信息，所述程序批量升级模块用于选择目标文件和查看升级结果。

本发明的有益效果是：

本发明可以实现所有程序同时批量升级，实施例中最快时(所有通信链路均正常，FLASH状态正常时)全部升级完成的时间与升级单个程序所需时间一样；维护人员不再需要靠近天线，通过一根网线就可完成全部升级工作，同时对所有程序状态进行管理等。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明数字TR组件批量升级通信网络结构框图；

图2为本发明数字TR组件FPGA程序批量升级管理界面图；

图3为本发明链路检测结果子界面图；

图4为本发明阵面FPGA程序版本子界面图；

图5为本发明阵面FPGA程序批量升级结果子界面。

具体实施方式

本说明书中所有实施例公开的所有特征(包括任何附加权利要求、摘要和附图)，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。

如图1～5所示，一种数字雷达TR组件FPGA程序批量升级方法，包括步骤：

S1，建立数字雷达TR组件FPGA程序批量升级系统，该系统包括信号处理分机和维护计算机，信号处理分机与数字雷达TR组件通信连接，且信号处理分机与维护计算机通信连接；在信号处理分机中设有波束形成模块，所波束形成模块由PowerPC模块和FPGA模块连接组成；所述PowerPC模块与维护计算机连接通信，波束形成模块与FPGA连接通信，FPGA模块与所有待升级TR组件连接通信；

S2，先进行通信网络链路状态检查，然后读取指定TR组件FLASH存储的FPGA程序，并擦除指定TR组件FLASH存储的FPGA程序；

S3，批量升级全部待升级TR组件内FLASH存储的FPGA程序。

进一步地，在步骤S1中，在PowerPC模块中设有系统功能代码之外的FPGA程序升级代码模块，仅用于维护计算机与FPGA模块之间所有数据转发，不对数据本身及指令进行处理。

进一步地，在步骤S1中，FPGA模块用于将PowerPC模块传输的数据与指令同时分发至所有数字TR组件，同时收集其回传信息，并将其转发到PowerPC模块。

进一步地，在TR组件侧的FPGA模块设有唯一身份标识，且在TR组件中除系统功能代码之外设有程序升级专用逻辑单元模块，程序升级专用逻辑单元模块第一用于产生FLASH接口时序，实现对配置FLASH的编程、擦除、读取操作；程序升级专用逻辑单元模块第二用于从通信网络中获取属于自己的程序升级包以及控制指令，并根据指令完成相应操作。

一种数字雷达TR组件FPGA程序批量升级方法，基于步骤S1中建立的数字雷达TR组件FPGA程序批量升级系统，其中维护计算机执行如下流程：

1)提供人机交互界面，拾取维护人员操作意图；

2)将操作状态及进度进行实时显示，便于维护人员进行后续控制；

3)按照协议将设备中所有FPGA模块进行编码，编码与FPGA模块一一对应，维护人员选择其中任意一个FPGA模块开始程序升级操作；

4)从FPGA模块开发工具生成的目标文件中提取有效数据；

5)根据维护人员意图将有效数据及各类控制指令传输至信号处理分机一的PowerPC模块中，并将PowerPC模块回传信息进行显示；

6)所有指令发出后等待各目标FPGA模块的回传信息，回传信息包括指令执行成功及失败，并按照目标FPGA模块身份代码进行标记，同时在指令发出后就开始进行超时检测，若超出超时门限，则未返回回传信息的FPGA模块则标记未指令执行失败，当所有FPGA模块指令执行状态均标记完成，则开始执行下一组指令，直到所有指令执行完毕。

一种数字雷达TR组件FPGA程序批量升级系统，包括信号处理分机，在信号处理分机中设置有波束形成模块，所述波束形成模块由PowerPC模块和FPGA模块连接组成；FPGA模块与数字雷达天线阵面中TR组件接口连接，以及包括与所述信号处理分机连接的维护计算机，维护计算机与所述PowerPC模块通信连接。

进一步地，所述PowerPC模块和所述FPGA模块通过LocalBus总线连接通信。

进一步地，维护计算机通过网线与PowerPC连接通信。

进一步地，所述FPGA模块通过集束光纤电缆与数字雷达天线阵面中TR组件接口连接。

进一步地，包括管理界面模块，所述管理界面模块包括通信链路检测模块、程序状态管理模块和程序批量升级模块；所述通信链路检测模块用于查看链路检测结果，所述程序状态管理模块用于读取并查看阵面程序版本信息，所述程序批量升级模块用于选择目标文件和查看升级结果。图1中，其他模块包括波束控制模块、点迹处理模块和航迹处理模块等。

在本发明的实施例中，通过采用本发明提出的TR组件FPGA程序批量升级方法，可以实现所有程序同时升级，最快时(所有通信链路均正常，FLASH状态正常时)全部升级完成的时间与升级单个程序所需时间一样；维护人员不再需要靠近天线，通过一根网线就可完成全部升级工作，同时对所有程序状态进行管理。

本发明功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。