一种实现低速串行数据比特速率自动测量的方法

摘要

本发明公开了一种实现低速串行数据比特速率自动测量的方法。该方法将接入的输入数据经过去抖模块将输入数据的毛刺或抖动滤除，经过比特宽度识别模块对输入串行数据的比特宽度进行动态自动测量识别，基于识别的比特宽度利用比特计数累加模块对数据沿进行累加计数，利用时钟周期计数累加模块对主时钟进行累加计数，若比特宽度识别模块动态识别出了新的比特宽度，则复位，比特累加计数结果和时钟累加计数结果采用结果计算模块即可计算出测量结果并输出。本方法实现了基于FPGA对低速串行数据比特速率自动测量，并在较短的时间内即可取得优于一般的时钟频率误差的精度。可实现设备对未知比特速率接入低速串行数据的实时速率监控测量。