用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层

摘要

用于3D X‑Point存储器的具有减小的写入线(WL)和位线(BL)电阻的单元堆叠层改善了编程并增大了阵列尺寸。BL和WL通过钴(Co)、铑(Rh)、钌(Ru)自对准或具有覆盖控制要求的镶嵌工艺形成。在一个实施例中，首先在衬底中形成Co BL。然后沉积Co/C/OTS/C/PCM/C/Nit堆叠层。随后，穿过堆叠层蚀刻Co WL以形成交叉点存储单元，或者在单次镶嵌中形成Co替换栅极。发现由Co、Rh、Ru形成的WL和BL比使用诸如钨(W)或铜(Cu)的现有材料对于缩放更加友好。由于较薄的金属或消除了金属蚀刻，有效减小了单元堆叠层高度和深宽比。因此，与使用W相比，WL和BL使用减小的电压。子阵列或瓦片尺寸相应地增大以提高阵列效率。