基于FPGA的DDR3读写控制器及矩阵转置实现方法

摘要

本发明属于雷达信号处理技术领域，公开了一种基于FPGA的DDR3读写控制器及矩阵转置实现方法，在DDR3 IP的基础上，优化用户接口的控制，提出DDR3的读写控制器设计方案。然后结合DDR3内部实际地址与用户接口地址的映射关系，总结实现矩阵转置操作需要的地址控制逻辑，进一步通过对矩阵的分块操作，使得矩阵转置时的读写速率得到均衡。通过尽量少的跳行读写，提升系统整体的效率。本发明采用FPGA和DDR3的处理结构，根据矩阵转置的寻址特点，结合DDR3器件特性，设计读写控制器优化底层控制逻辑；通过实际地址与用户接口地址的映射，采用分块矩阵均衡读写，从而提高系统整体的矩阵转置效率。