基于忆阻器的混合逻辑同或电路以及同或计算阵列

摘要

本发明公开了一种基于忆阻器的混合逻辑同或电路以及同或计算阵列，混合逻辑同或电路中，利用忆阻器存储数据，并和输入完成与逻辑计算，然后将该结果通过CMOS电路(CMOS或非门)完成更复杂的或非逻辑计算；将该电路扩展为阵列形式，从而得到多bit同或计算结果。该混合逻辑同或电路与传统同或门相比减少了4个晶体管，以及1个存储单元(如SRAM)，实现了存算一体化，减少了数据的传输时间，整体功耗降低。