一种深度卷积神经网络硬件并行加速器的硬件装置及方法

摘要

本发明实现了一种用于深度卷积神经网络硬件并行加速装置及方法。其装置包括：特别设计的数据载入装置，对上述算法所需数据进行特定的提取、排布；并行计算执行单元阵列；特别设计的数据输出装置，对执行阵列的输出进行特定的提取、排布及存回控制；其他向量或/和标量特殊执行单元及其存取数据装置，可加速各种其他关键算子；中央控制装置，通过可编程指令控制、调度上述4个子装置；所述5个子装置中均设置有特殊的存储及缓冲区域，对指令以及中间数据压缩和缓存。本发明在对该知识领域特定算子硬件化的基础上优化了并行计算单元的计算机制，形成一套围绕数据调度的计算机制，为嵌入式端侧AI加速芯片实现而进行了优化。