参考电压预处理电路及参考电压预处理方法

摘要

本发明的实施例是关于一种用于一参考电压缓冲器的参考电压预处理电路及参考电压预处理方法。所述实施例包含一滤波器，该滤波器用以藉由经由两个串联的晶体管传递欲提供至一参考电压缓冲器的一参考电压来控制/减少附加至该参考电压的噪声及/或干扰。此外，所述实施例包含介接(interface)该滤波器与该参考电压缓冲器的一辅助电压电路，以避免使该参考电压缓冲器得到一无效参考电压。

说明书

技术领域

本发明的某些实施例涉及一种预处理电路及一种预处理方法。更具体而言，本发明的某些实施例涉及一种用于一参考电压缓冲器的参考电压预处理电路及参考电压预处理方法。

背景技术

大量电路依赖于一参考电压来为各种应用提供一参考电压电平。举例而言，一模拟至数字转换器(Analog-to-digital converter，ADC)电路或一数字至模拟转换器(Digital-to-analog converter，DAC)电路可需要一参考电压来作为一最低有效位(Leastsignificant bit，LSB)的电平，且一调节器可需要一参考电压来作为一参考输出电压的电平。

一般而言，参考电压由一参考电压产生器产生，且在参考电压产生器与有关的电路之间通常会设定一参考电压缓冲电路以确保参考电压的能力。然而，由参考电压电路提供的参考电压可能受噪声及/或干扰影响，以致于有关的电路有时无法获得一足够纯净的参考电压(例如，一稳定且精确的参考电压)来执行所期望应用。有鉴于此，提供一种解决方案以改良本发明技术领域中的上述问题将相当重要。

发明内容

为改良上述问题，本发明的一个或多个实施例可以是一种用于一参考电压缓冲器的参考电压预处理电路。该参考电压预处理电路可包含一滤波器及一辅助电压电路。该滤波器可包含一第一晶体管及一第二晶体管，且该辅助电压电路用以介接该第二晶体管与该参考电压缓冲器。该第一晶体管可包含一用以连接至一接地端的栅电极、一第一电极、及一第二电极。该第二晶体管可包含一用以连接至一电压源的栅电极、一与该第一晶体管的该第二电极连接的第一电极、及一第二电极。该第一晶体管是一p通道金属氧化物半导体(P-channel Metal Oxide Semiconductor，PMOS)晶体管，且该第二晶体管是一n通道金属氧化物半导体(N-channel Metal Oxide Semiconductor，NMOS)晶体管。该第一晶体管的该第一电极及该第二晶体管的该第二电极其中之一可用以接收一第一参考电压且另一电极可用以将源于该第一参考电压的一第二参考电压提供至该参考电压缓冲器。该辅助电压电路在该第二参考电压无效时将一第三参考电压提供至该参考电压缓冲器且在该第二参考电压有效时将一第四参考电压提供至该参考电压缓冲器。

为改良上述问题，本发明的一个或多个实施例可以是一种用于一参考电压缓冲器的参考电压预处理方法。该参考电压预处理方法可包含：

经由一第一晶体管将一第一参考电压传递至一第二晶体管；

藉由该第二晶体管将源于该第一参考电压的一第二参考电压提供至该参考电压缓冲器；

在该第二参考电压无效时，藉由一辅助电压电路将一第三参考电压提供至该参考电压缓冲器，该辅助电压电路介接该第二晶体管与该参考电压缓冲器；以及

在该第二参考电压有效时，藉由该辅助电压电路将一第四参考电压提供至该参考电压缓冲器。

在该参考电压预处理方法中，该第一晶体管及该第二晶体管其中之一可以是一p通道金属氧化物半导体晶体管且另一晶体管可以是一n通道金属氧化物半导体晶体管。该p通道金属氧化物半导体晶体管可包含一用以连接至一接地端的栅电极、一第一电极、及一第二电极，且该n通道金属氧化物半导体晶体管可包含一用以连接至一电压源的栅电极、一与该第一晶体管的该第二电极连接的第一电极、及一第二电极。该p通道金属氧化物半导体晶体管的该第一电极及该n通道金属氧化物半导体晶体管的该第二电极其中之一可用以接收该第一参考电压且另一电极可用以将该第二参考电压提供至该参考电压缓冲器。

在以下段落中结合附图来阐述详细技术以及针对本发明实施的较佳实施例，以使本发明所属技术领域的技术人员充分地了解本发明的特征。

附图说明

图1例示了根据本发明一个或多个实施例用于一参考电压缓冲器的一参考电压预处理电路；

图2例示了根据本发明一个或多个实施例，图1所示参考电压预处理电路的一替代方案；以及

图3例示了根据本发明一个或多个实施例用于一参考电压缓冲器的一参考电压预处理方法。

具体实施方式

以下所述的实例性实施例并非旨在将本发明限于在所述实例性实施例中所述的任何具体环境、实施例、实例、应用、结构、过程、或步骤。在附图中，省略与本发明无关的组件而不予以示出。附图中的个别组件间的尺寸及尺寸关系仅是实例性实例，而并非旨在限制本发明。除非具体陈述，否则在以下说明中，相同(或类似)组件编号可对应于相同(或类似)组件。

图1例示了根据本发明一个或多个实施例用于一参考电压缓冲器的一参考电压预处理电路。然而，图1中所例示的参考电压预处理电路仅是作为一实例性实例提供，而非用于限制本发明。参照图1，用于一参考电压缓冲器9的一参考电压预处理电路1可包含一滤波器及一辅助电压电路10。该滤波器可包含一第一晶体管T1及一第二晶体管T2，且辅助电压电路10用以介接第二晶体管T2与参考电压缓冲器9。

第一晶体管T1是一p通道金属氧化物半导体(P-channel Metal OxideSemiconductor，PMOS)晶体管，且包含一用以接收一第一参考电压Vr1的第一电极T11(即，源电极)、一第二电极T12(即，漏电极)、及一用以连接至一接地端GND的栅电极T13。第一参考电压Vr1可由本发明所属技术领域中各种已知参考电压产生器其中的任一者产生及提供。第一参考电压Vr1可以是一直流(DC)电压，且该直流电压可以附加有或未附加有噪声及/或干扰。

第二晶体管T2是一n通道金属氧化物半导体(N-channel Metal OxideSemiconductor，NMOS)晶体管，且包含一与第一晶体管T1的第二电极T12连接的第一电极T21(即，漏电极)、一用以将源于第一参考电压Vr1的一第二参考电压Vr2提供至参考电压缓冲器9的第二电极T22(即，源电极)、及一用以连接至一电压源VDD的栅电极T23。参考电压缓冲器9可以是本发明所属技术领域中各种已知参考电压缓冲器其中的任一者，其通常被建模为一单位增益电路(例如，一电压跟随器)，用以缓冲第二参考电压Vr2并确保第二参考电压Vr2的能力。

只有在栅电极T13与第一电极T11间的绝对电压差(即，第一参考电压Vr1与接地端GND间的绝对电压差)实质上大于第一晶体管T1的一临界电压时，第一晶体管T1的通道才能导通。只有在第一晶体管T1的通道导通时，第一参考电压Vr1才能穿过第一晶体管T1(自第一电极T11至第二电极T12)以被提供至第二晶体管T2的第一电极T21。因此，只有第一参考电压Vr1中大于一预定下限电压电平(即，第一晶体管T1的临界电压)的部分才能穿过第一晶体管T1。换言之，第一参考电压Vr1中小于该预定下限电压电平的其余部分可因第一晶体管T1的布局及配置而被滤除。举例而言，第一参考电压Vr1中穿过第一晶体管T1的部分在图1中被标示为V1。

只有在栅电极T23与第二电极T22间的绝对电压差(即，第二电极T22处的电压与电压源VDD间的绝对电压差)实质上大于第二晶体管T2的一临界电压时，第二晶体管T2的通道才能导通。端视不同需要而定，第二晶体管T2的临界电压可与第一晶体管T1的临界电压相同或不同。只有在第二晶体管T2的通道导通时，电压V1才能穿过第二晶体管T2(自第一电极T21至第二电极T22)以被提供至参考电压缓冲器9。因此，只有电压V1中小于一预定上限电压电平(即，电压源VDD减去第二晶体管T2的临界电压)的部分才能穿过第二晶体管T2。换言之，电压V1中大于该预定上限电压电平的其余部分可因第二晶体管T2的布局及配置而被滤除。举例而言，电压V1中穿过第二晶体管T2的部分在图1中被标示为Vr2。

根据第一晶体管T1及第二晶体管T2的操作，第一参考电压Vr1中只有介于预定下限电压电平与预定上限电压电平间的范围内的部分(即，第二参考电压Vr2)才能被提供至参考电压缓冲器9。在所述情形下，附加至第一参考电压Vr1的噪声及/或干扰，其中不介于预定下限电压电平与预定上限电压电平间的范围内的部分亦可被滤除。

第一参考电压Vr1的一期望值可根据有关的电路的各种应用来加以确定。举例而言，如由电子装置工程联合委员会(Joint Electron Device Engineering Council，JEDEC)发布的DDR3规范中所定义，第一参考电压Vr1的一期望值在理想情况下可以是电压源VDD的一半，其一范围是自电压源VDD的0.49倍至电压源VDD的0.51倍。

在其中第一参考电压Vr1的期望值是电压源VDD的一半的情形中，如图1中所示，辅助电压电路10可包含一第三晶体管T3及一第四晶体管T4。第三晶体管T3是一p通道金属氧化物半导体晶体管，且可包含一与第二晶体管T2的第二电极T22连接的栅电极T33、一用以连接至电压源的第一电极T31(即，源电极)、及一连接至栅电极T33的第二电极T32(即，漏电极)。第四晶体管T4是可与第三晶体管T3相同的一p通道金属氧化物半导体晶体管，且第四晶体管T4可包含一栅电极T43、一与第三晶体管T3的第二电极T32连接的第一电极T41(即，源电极)、及一连接至栅电极T43及接地端GND的第二电极T42(即，漏电极)。

参照图1，在其中第一参考电压Vr1小于预定下限电压电平(即，第一晶体管T1的临界电压)或大于预定上限电压电平(即，电压源VDD减去第二晶体管T2的临界电压)的一情形中，第二参考电压Vr2可能变为无效(例如，0伏(V))。此外，在参考电压产生器提供第一参考电压Vr1之前，第二参考电压Vr2也可能是无效的。在此情形中，第三晶体管T3的通道及第四晶体管T4的通道二者皆导通，因此辅助电压电路10可根据分压规则将一第三参考电压Vr3(即，电压源VDD的一半)而非第二参考电压Vr2提供至参考电压缓冲器9，以避免将一无效电压提供至参考电压缓冲器9及后续有关的电路中。

即使第二参考电压Vr2有效(例如，大于0伏)，辅助电压电路10亦可将一第四参考电压Vr4而非第二参考电压Vr2提供至参考电压缓冲器9。这在其中第二参考电压Vr2并不足够接近电压源VDD的一半的一情形中尤其有用。在此种情形中，虽然第三晶体管T3的通道及第四晶体管T4的通道二者仍导通，但辅助电压电路10可例如藉由将一电压偏移加至第二参考电压Vr2中以使第二参考电压Vr2被拉向电压源VDD的一半来提供第四参考电压Vr4。

本文中为了大体上阐述参考电压预处理电路1而提供一实例性实施例，但该实例性实施例并非是对本发明的限制。在所述实例性实施例中，假设电压源VDD是1.8伏，第一晶体管T1的临界电压是0.7伏，且第二晶体管T2的临界电压是0.7伏。在此实例中，第一参考电压Vr1中只有介于0.7伏(即，第一晶体管T1的临界电压)至1.1伏(即，电压源VDD减去第二晶体管T2的临界电压)的范围内的部分才能穿过第一晶体管T1及第二晶体管T2。换言之，第一参考电压Vr1中小于0.7伏或大于1.1伏的其他部分可被滤除。

此外，在此实例中，若第二参考电压Vr2无效(例如，0伏)，则辅助电压电路10可将0.9伏(即，电压源VDD的一半)的一第三参考电压Vr3提供至参考电压缓冲器9。若第二参考电压Vr2是1伏(即，一有效电压)，则辅助电压电路10可将0.95伏的一第四参考电压Vr4提供至参考电压缓冲器9，以使第二参考电压Vr2被拉向0.9伏(即，电压源VDD的一半)。

在某些实施例中，除第一晶体管T1、第二晶体管T2、及辅助电压电路10以外，参考电压预处理电路1还可包含一电容器C1，电容器C1如图1所示是本发明中的一可选组件。电容器C1用以使欲提供至参考电压缓冲器9的电压(即，图1中的第三参考电压Vr3或第四参考电压Vr4)稳定。举例而言，为使欲提供至参考电压缓冲器9的电压稳定，电容器C1可包含一与第二晶体管T2的第二电极T22连接的第一电极C11、及一用以连接至接地端GND的第二电极C12。

图2例示了根据本发明一个或多个实施例，图1所示参考电压预处理电路的一替代方案。然而，图2中所例示的参考电压预处理电路仅是作为一实例性实施例提供，而并非用于限制本发明。参照图2，用于一参考电压缓冲器9的一参考电压预处理电路2可包含一滤波器及一辅助电压电路10。该滤波器可包含一第一晶体管T1及一第二晶体管T2，且辅助电压电路10用以介接第一晶体管T1与参考电压缓冲器9。

参考电压预处理电路1与参考电压预处理电路2间的差异在于，第一晶体管T1的布局与第二晶体管T2的布局被交换。具体而言，在参考电压预处理电路2中，第二晶体管T2是一n通道金属氧化物半导体晶体管，且包含一用以接收一第一参考电压Vr1的第二电极T22(即，漏电极)、一第一电极T21(即，源电极)、及一用以连接至一电压源VDD的栅电极T23。此外，第一晶体管T1是一p通道金属氧化物半导体晶体管，且包含一与第二晶体管T2的第一电极T21连接的第二电极T12(即，源电极)、一用以将源于第一参考电压Vr1的一第二参考电压Vr2提供至参考电压缓冲器9的第一电极T11(即，漏电极)、及一用以连接至一接地端GND的栅电极T13。

根据参考电压预处理电路2的第二晶体管T2的布局及配置，第一参考电压Vr1中只有小于一预定上限电压电平(即，电压源VDD减去第二晶体管T2的临界电压)的部分才能穿过第二晶体管T2。换言之，第一参考电压Vr1中大于预定上限电压电平的其余部分可因第二晶体管T2的布局及配置而被滤除。举例而言，第一参考电压Vr1中穿过第二晶体管T2的部分在图2中被标示为V1。

根据参考电压预处理电路2的第一晶体管T1的布局及配置，电压V1的只有大于一预定下限电压电平(即，第一晶体管T1的临界电压)的部分才能穿过第一晶体管T1。换言之，电压V1中小于预定下限电压电平的其余部分可因第一晶体管T1的布局及配置而被滤除。举例而言，电压V1中穿过第一晶体管T1的部分在图2中被标示为Vr2。

因此，与参考电压预处理电路1相同，参考电压预处理电路2使得第一参考电压Vr1中只有介于预定下限电压电平与预定上限电压电平间的范围内的部分(即，第二参考电压Vr2)才能被提供至参考电压缓冲器9。在所述情形下，附加至第一参考电压Vr1的噪声及/或干扰，其中不介于预定下限电压电平与预定上限电压电平间的范围内的部分亦可被滤除。

与参考电压预处理电路1相同，参考电压预处理电路2的辅助电压电路10可在第二参考电压Vr2无效(例如，0伏)时将一第三参考电压Vr3(即，电压源VDD的一半)而非第二参考电压Vr2提供至参考电压缓冲器9，且可在第二参考电压Vr2有效(例如，大于0伏)时将一第四参考电压Vr4而非第二参考电压Vr2提供至参考电压缓冲器9。由于参考电压预处理电路2的辅助电压电路10的操作与参考电压预处理电路1的辅助电压电路10的操作相同，因而本文中将不进一步阐述相关细节。

与参考电压预处理电路1相同，除第二晶体管T2、第一晶体管T1、及辅助电压电路10以外，参考电压预处理电路2还可包含一电容器C1，电容器C1如图2所示是本发明中的一可选组件。电容器C1用以使欲提供至参考电压缓冲器9的电压(即，图2中的第三参考电压Vr3或第四参考电压Vr4)稳定。举例而言，为使欲提供至参考电压缓冲器9的电压稳定，电容器C1可包含一与第一晶体管T1的第一电极T11连接的第一电极C11、及一用以连接至接地端GND的第二电极C12。

图3例示了根据本发明一个或多个实施例用于一参考电压缓冲器的一参考电压预处理方法。然而，图3中所例示的参考电压预处理方法仅是作为一实例性实施例提供，而非用于限制本发明。参照图3，用于一参考电压缓冲器的一参考电压预处理方法3可包含：经由一第一晶体管将一第一参考电压传递至一第二晶体管(标示为步骤31)；藉由一第二晶体管将源于该第一参考电压的一第二参考电压提供至一参考电压缓冲器(标示为步骤33)；在该第二参考电压无效时，藉由介接该第二晶体管与该参考电压缓冲器的一辅助电压电路将一第三参考电压提供至该参考电压缓冲器(标示为步骤35)；以及在该第二参考电压有效时，藉由该辅助电压电路将一第四参考电压提供至该参考电压缓冲器(标示为步骤37)。图3所示步骤的次序并非旨在限制本发明，且在不背离本发明的精神的情况下，可任意调整所述步骤的次序。

在参考电压预处理方法3中，第一晶体管及第二晶体管其中之一是一p通道金属氧化物半导体晶体管，且另一晶体管是一n通道金属氧化物半导体晶体管。该p通道金属氧化物半导体晶体管包含一用以连接至一接地端的栅电极、一第一电极、及一第二电极，且该n通道金属氧化物半导体晶体管包含一用以连接至一电压源的栅电极、一与第一晶体管的第二电极连接的第一电极、及一第二电极。另外，该p通道金属氧化物半导体晶体管的第一电极及该n通道金属氧化物半导体晶体管的第二电极其中之一用以接收第一参考电压，且另一电极用以将第二参考电压提供至参考电压缓冲器。

在某些实施例中，可在其中第一晶体管是p通道金属氧化物半导体晶体管且第二晶体管是n通道金属氧化物半导体晶体管的一情形中实施参考电压预处理方法3。在所述情形中，该p通道金属氧化物半导体晶体管的第一电极用以接收第一参考电压，且该n通道金属氧化物半导体晶体管的第二电极用以将第二参考电压提供至参考电压缓冲器。

在所述情形中，该辅助电压电路可包含一第三晶体管及一第四晶体管。该第三晶体管是一p通道金属氧化物半导体晶体管，且包含一与第二晶体管的第二电极连接的栅电极、一用以连接至电压源的第一电极、及一连接至栅电极的第二电极。该第四晶体管是一p通道金属氧化物半导体晶体管，且包含一栅电极、一与第三晶体管的第二电极连接的第一电极、及一连接至栅电极及接地端的第二电极。

另外，参考电压预处理方法3还可包含：藉由一电容器使第三参考电压或第四参考电压稳定，该电容器包含一与第二晶体管的第二电极连接的第一电极、及一用以连接至接地端的第二电极。

在某些实施例中，参考电压预处理方法3可应用于参考电压预处理电路1，以达成参考电压预处理电路1的所有操作。由于本发明所属技术领域中的技术人员基于对参考电压预处理电路1的上述说明可直接了解藉由参考电压预处理方法3达成所述操作的对应步骤，因而本文中将不再进一步阐述其相关细节。

在本发明的实施例中，第一参考电压中小于一预定下限电压电平的部分可因p通道金属氧化物半导体晶体管的布局及配置而被滤除。另外，第一参考电压中大于一预定上限电压电平的部分可因n通道金属氧化物半导体晶体管的布局及配置而被滤除。因此，第一参考电压中只有介于预定下限电压电平与预定上限电压电平间的范围内的部分(即，如上所述的第二参考电压)才能被输出至参考电压缓冲器。同时，附加至第一参考电压的噪声及/或干扰，其中不介于预定下限电压电平与预定上限电压电平间的范围内的部分亦可被滤除。藉由恰当地确定下限电压电平及上限电压电平，可有效地控制/减少附加至第一参考电压的噪声及/或干扰，以确保将一更纯净的参考电压提供至参考电压缓冲器。

在其中第一参考电压小于预定下限电压电平或大于预定上限电压电平的情形中，第二参考电压可能变为无效(例如，0伏)。此外，在参考电压产生器提供第一参考电压之前，第二参考电压也可能是无效的。在所述情形中，辅助电压电路可将一第三参考电压而非第二参考电压提供至参考电压缓冲器，以避免将一无效电压提供至参考电压缓冲器及后续有关的电路。举例而言，辅助电压电路可根据一预定电压(例如，电压源的一半)来提供第三参考电压，该预定电压可以是第二参考电压的一期望值。

即使第二参考电压有效，辅助电压电路亦可将一第四参考电压而非第二参考电压提供至参考电压缓冲器。这在其中第二参考电压并不足够接近该预定电压(例如，电压源的一半)的情形中尤其有用。在此种情形中，辅助电压电路可例如藉由将一电压偏移加至第二参考电压中来提供第四参考电压。

因此，所提议的参考电压预处理电路及参考电压预处理方法确实提供一种良好的解决方案以改良本发明所属技术领域中的上述问题。

以上公开内容是关于详细技术内容及其发明特征。本发明所属技术领域中技术人员可基于所述的本发明公开内容及建议而继续作出各种润饰及替换，且不会背离本发明的特性。然而，虽然在以上说明中未完全公开此种润饰及替换，但该等润饰及替换已实质上涵盖于以下随附申请专利范围之中。

【符号说明】

1参考电压预处理电路

2参考电压预处理电路

3参考电压预处理方法

9参考电压缓冲器

10 辅助电压电路

31～37 步骤

C1 电容器

C11第一电极

C12第二电极

GND接地端

T1 第一晶体管

T2 第二晶体管

T3 第三晶体管

T4 第四晶体管

T11第一电极

T12第二电极

T13栅电极

T21第一电极

T22第二电极

T23栅电极

T31第一电极

T32第二电极

T33栅电极

T41第一电极

T42第二电极

T43栅电极

V1 电压

VDD电压源

Vr1第一参考电压

Vr2第二参考电压

Vr3第三参考电压

Vr4第四参考电压