一种通用的准循环LDPC码编码器的FPGA实现方法及装置

摘要

本发明公开了一种通用的准循环LDPC码编码器的FPGA实现方法及装置，本发明通过生成矩阵非单位阵部分的循环块个数、循环块的维度、码长、码率、系统时钟及编码速率的要求折中定量计算，求得部分并行编码模块并行度的方法。该方法不仅具有计算以及配置通用性，也可以在编码速率与消耗的资源数量取得较好的折中，从而克服了串行输入编码器的编码速率过慢，全并行输入的编码电路消耗的硬件资源过多，不利于资源的合理利用，两步编码电路的逻辑连接复杂的问题。