首页> 中国专利> 一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法

一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法

摘要

本发明公开了一种CPLD‑FPGA版本、阶段信息三状态显示模块化实现方法,所述方法通过FSM控制LED的显示状态,每个LED显示三种信息状态:常灭、定频闪烁以及常亮三种状态,通过LED显示状态的组合,显示服务器的CPLD‑FPGA阶段信息和版本信息。本发明方法在已有CPLD/FPGA基础上增加了服务器LED阶段版本显示模块,不会增加额外的CPLD/FPGA芯片,因此不会增加硬件成本;克服了阶段版本同时显示与LED数目有限的矛盾,避免了LED数目增加所造成的硬件成本的增加;同时模块化设计方案增加了代码的移植能力,可以根据项目需求应用于不同项目中,可以有效解决由于LED数目有限造成不能同时显示阶段版本信息的问题,同时为解决不同项目中LED数目不一致和点亮LED有效电平不一致的问题。

著录项

  • 公开/公告号CN108536565A

    专利类型发明专利

  • 公开/公告日2018-09-14

    原文格式PDF

  • 申请/专利权人 郑州云海信息技术有限公司;

    申请/专利号CN201810008191.4

  • 发明设计人 季冬冬;

    申请日2018-01-04

  • 分类号

  • 代理机构济南信达专利事务所有限公司;

  • 代理人张靖

  • 地址 450000 河南省郑州市郑东新区心怡路278号16层1601室

  • 入库时间 2023-06-19 06:28:31

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2018-10-16

    实质审查的生效 IPC(主分类):G06F11/32 申请日:20180104

    实质审查的生效

  • 2018-09-14

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号