一种基于FPGA的数字AGC控制方法及系统

摘要

本发明提供了一种基于FPGA的数字AGC控制方法及系统，该方法包括：接收由模数转换器采样AGC芯片的输出信号得到的采样信号；计算采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理；若判断第一预设时间段内任意相邻两次计算的采样信号功率差值没有超过第一预设阈值，基于该第一预设时间段内计算的采样信号功率值确定基准功率值；若基准功率值超出模数转换器的预置采样区间，依据基准功率值和模数转换器预置采样区间的区间值配置AGC芯片的增益值，使模数转换器采样到的采样信号功率值位于其预置采样区间内。本申请具有收敛时间快、动态范围大等特点，并且对于专网监测中信号幅度的准确估计提供了保障。

说明书

技术领域

本发明涉及通信技术领域，特别是涉及一种基于FPGA的数字AGC控制方法及系统。

背景技术

随着专网市场的发展，无线电专网信号逐渐增多。相应的，对专网监测平台的功能需求也随之加大。考虑到专网建设基站覆盖度相比公网较低的现状，需要对专网监测接收机的动态范围提出进一步要求。目前，为了提高接收机的动态范围，广泛采用AGC(Automatic Gain Control，自动增益控制)控制方法，使接收机的增益随着信号的强弱进行调整，而AGC控制方法的优劣直接影响着接收信号的动态范围。

为满足上述需求，现有AGC控制方法采用带有全数字AGC的无线中频接收机，实现了无需人工调试的数字AGC控制方法，但是这种控制方式缺少相应的收敛时间和幅度控制精度等指标。另外，现有的应用于TDMA(Time Division Multiple Access，时分多址)系统中的全数字AGC控制方法及系统也可以实现时分系统的数字AGC控制方法，且收敛时间较短，但是这种控制方式缺少对多中频的支持以及幅度精度指标。

因此，研发一种收敛时间短、幅度控制精度高、支持多中频输入的针对专网信号监测平台的数字AGC系统显得尤为必要。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种基于FPGA的数字AGC控制方法及系统。

依据本发明的一方面，提供了一种基于FPGA的数字AGC控制方法，包括：

接收由模数转换器采样AGC芯片的输出信号得到的采样信号，其中，所述AGC芯片将外部信号放大或衰减后得到所述输出信号；

计算所述采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理；

获取第一预设时间段内检波处理后的采样信号，判断该第一预设时间段内任意相邻两次计算的采样信号功率差值是否超过第一预设阈值，若否，基于该第一预设时间段内计算的采样信号功率值确定基准功率值；

若所述基准功率值超出所述模数转换器的预置采样区间，依据所述基准功率值和所述模数转换器预置采样区间的区间值配置AGC芯片的增益值，使所述模数转换器采样到的采样信号功率值位于其预置采样区间内。

可选地，所述方法还包括：

对所述基准功率值进行锁存；

依据所述基准功率值和所述模数转换器预置采样区间的区间值配置AGC芯片的增益值之后，检测根据当前采样信号计算得到的信号功率值与锁存的基准功率值的差值是否超过第二预设阈值；

若是，依据所述基准功率值、当前采样信号的信号功率值以及当前AGC芯片的增益值重新配置所述AGC芯片的增益值，使所述模数转换器采样到的采样信号功率值位于其预置采样区间内。

可选地，接收由模数转换器采样AGC芯片的输出信号得到的采样信号之前，还包括：配置所述AGC芯片的初始增益值为0dB。

可选地，所述方法还包括：检测是否接收到复位信号；

若是，配置所述AGC芯片的初始增益值为0dB。

可选地，接收由模数转换器采样AGC芯片的输出信号得到的采样信号，包括：

接收由所述模数转换器对经带通滤波器滤波后的信号采样得到的采样信号，其中，所述带通滤波器对所述AGC芯片的输出信号进行滤波，并将滤波后的信号输出至所述模数转换器。

可选地，计算所述采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理，包括：

计算第二预设时间段内各时刻采集到的采样信号功率值；

将计算得到的各时刻采样信号功率值进行累加得到累加功率值，依据所述累加功率值和各时刻采样信号功率值的数量计算所述第二预设时间段内的采样信号的平均功率值；

根据预置检波条件对计算平均功率值后的采样信号进行检波处理。

可选地，所述预置检波条件包括：检测出功率值大于或小于设定数值的采样信号。

可选地，依据所述基准功率值和所述模数转换器预置采样区间的区间值配置AGC芯片的增益值，包括：

依据所述基准功率值和所述模数转换器预置采样区间的区间值，采用SPI总线配置AGC芯片的增益值。

可选地，所述方法还包括：

将接收到的采样信号、计算得到的采样信号的功率值、待配置AGC芯片的增益值中的至少一项输出至PC终端，由所述PC终端进行可视化展示。

依据本发明的另一方面，还提供了一种基于FPGA的数字AGC控制系统，包括：

AGC芯片，接收外部信号，对所述外部信号进行放大或衰减后得到输出信号，并输出至模数转换器；

所述模数转换器，对来自所述AGC芯片的输出信号采样得到采样信号，将所述采样信号输出至FPGA芯片；

所述FPGA芯片，接收所述采样信号，计算所述采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理；

所述FPGA芯片，获取第一预设时间段内检波处理后的采样信号，判断该第一预设时间段内任意相邻两次计算的采样信号功率差值是否超过第一预设阈值，若否，基于该第一预设时间段内计算的采样信号功率值确定基准功率值；

若所述基准功率值超出所述模数转换器的预置采样区间，FPGA芯片依据所述基准功率值和所述模数转换器预置采样区间的区间值配置AGC芯片的增益值，使所述模数转换器采样到的采样信号功率值位于其预置采样区间内。

在本发明实施例中，AGC芯片接收外部信号，在对外部信号进行放大或衰减后将输出信号输出至模数转换器。模数转换器对AGC芯片的输出信号采样得到采样信号，并将采样信号输出至FPGA芯片。FPGA芯片接收采样信号后，先计算采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理，然后判断采样信号的功率值是否稳定，若稳定，且采样信号的功率值没有模数转换器的预置采样区间，FPGA芯片会依据稳定的信号功率值和模数转换器预置采样区间的区间值配置AGC芯片的增益值，以使模数转换器采样到的采样信号功率值位于其预置采样区间内。通过大量的实验表明，采用本申请方案可以使AGC芯片增益控制的收敛时间小于3μs。并且，若采用AGC芯片的动态范围为60dB，再结合16位宽的模数转换器，能够更加有效的将大动态范围的中频信号进行自动增益控制，特别是保证了微弱信号在经过自动增益控制电路后有足够的位分辨率进行后级的处理，从而使模数转换器采样信号维持在一个稳定范围内，即本申请具有收敛时间快、动态范围大等特点。另外，本发明通过将信号的功率线性值映射为对数值，可以保证AGC增益变化与外界信号幅度变化一一对应。经实验结果验证，外界信号的幅度控制精度可以达到1dB以内，对于专网监测中信号幅度的准确估计提供了保障。

进一步地，本申请通过增加检波处理功能，对于专网信号中存在的DMR、Tetra等时分信号的解析提供了保障，使本发明方案能够适用于接收更加广泛的外部信号。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了根据本发明一个实施例的基于FPGA的数字AGC控制方法的流程示意图；

图2示出了根据本发明另一个实施例的基于FPGA的数字AGC控制方法的流程示意图；

图3示出了根据本发明一个实施例的FPGA时序状态图；

图4示出了根据本发明一个实施例的基于FPGA的数字AGC控制系统的结构示意图；以及

图5示出了根据本发明另一个实施例的基于FPGA的数字AGC控制系统的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

为解决上述技术问题，本发明实施例提供了一种基于FPGA的数字AGC控制方法，其中，FPGA(Field－Programmable Gate Array，现场可编程门阵列)作为专用集成电路领域中的一种半定制电路而出现，既可以解决定制电路的不足，又能克服原有可编程器件门电路数有限的缺点。图1示出了根据本发明一个实施例的基于FPGA的数字AGC控制方法的流程示意图。参见图1，该方法至少包括步骤S102至步骤S110。

步骤S102，接收由模数转换器(Analog-to-Digital Converter，ADC)采样AGC芯片的输出信号得到的采样信号，其中，AGC芯片将外部信号放大或衰减后得到输出信号。

在该步骤中，AGC芯片接收的外部信号可以是来自外部的模拟信号，例如不同频段的中频信号等等。AGC芯片的动态范围可以为-18—45dB，模数转换器可以采用16位宽的模数转换器。当然也可以选取其他动态范围的AGC芯片，或采用其他位宽的模数转换器，本发明实施例对此不做具体限定。

步骤S104，计算采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理。

该步骤中，预置检波条件可以是检测出功率值大于或小于设定数值的采样信号。例如根据实验仿真及实测结果，可以将预置检波条件设置为检测出功率值大于-90dBm的采样信号，即后续只对大于-90dBm的采样信号进行自动增益控制，而对小于-90dBm采样信号不处理。

步骤S106，获取第一预设时间段内检波处理后的采样信号，判断该第一预设时间段内任意相邻两次计算的采样信号功率差值是否超过第一预设阈值；若否，执行步骤S108；若是，执行步骤S104。

该步骤主要用于判断在一段时间内(如第一预设时间段内)采样信号的功率是否稳定，若第一预设时间段内任意相邻两次计算的采样信号功率差值没有超过第一预设阈值，则该时间段内的采样信号功率值稳定。其中，第一预设阈值可以为一个较小的功率值，例如，第一预设阈值为1dB。当一段时间内计算得到的采样信号功率值中，任意相邻两次计算得到的功率值小于1dB，表明该段时间内的信号是稳定的。当然，上述举例仅仅是示意性的，本发明实施例对第一预设时间段和第一预设阈值的具体数值不做限定。

步骤S108，基于该第一预设时间段内计算的采样信号功率值确定基准功率值。

步骤S110，若基准功率值超出模数转换器的预置采样区间，依据基准功率值和模数转换器预置采样区间的区间值配置AGC芯片的增益值，使模数转换器采样到的采样信号功率值位于其预置采样区间内。

该步骤中，实际上是实现了信号功率值到AGC芯片增益值的映射，从而可以尽量保证模数转换器采样的信号幅度位于其理想采样区间(例如，理想采样区间为-10dBm---10dBm)。通过进行功率线性值到对数值的转换，无疑可以更加准确的实现信号的功率映射及自动增益控制。本发明实施例中，由于AGC芯片可以将外部信号放大或衰减，因此，本文中介绍的为AGC芯片配置增益值，该增益值仅仅是一种名称，名称“增益值”实际包含了两种概念，即当AGC芯片实现放大功能时，为AGC芯片配置增益值，而当AGC芯片实现衰减功能时，为AGC芯片配置的增益值实际上是衰减值。

另外，为了防止在判断区间的临界值发生反复跳变，还可以在在临界值附近(如临界值的±0.5dB)增加小区间，在此小区间内，增益值保持不变。其中，由于不同功率对应不同增益，因此判断区间是指功率的划分区间。

通过大量的实验表明，采用本申请方案可以使AGC芯片增益控制的收敛时间小于3μs。并且，若采用AGC芯片的动态范围为60dB，再结合16位宽的模数转换器，能够更加有效的将大动态范围的中频信号进行自动增益控制，特别是保证了微弱信号在经过自动增益控制电路后有足够的位分辨率进行后级的处理，从而使模数转换器采样信号维持在一个稳定范围内，即本申请具有收敛时间快、动态范围大等特点。另外，本发明通过将信号的功率线性值映射为对数值，可以保证AGC增益变化与外界信号幅度变化一一对应。经实验结果验证，外界信号的幅度控制精度可以达到1dB以内，对于专网监测中信号幅度的准确估计提供了保障。进一步地，本申请通过增加检波处理功能，对于专网信号中存在的DMR、Tetra等时分信号的解析提供了保障，使本发明方案能够适用于接收更加广泛的外部信号。

参见步骤S102，在本发明一实施例中，AGC芯片将外部信号放大或衰减后得到输出信号后，为了滤除输出信号中的谐波及外带的杂散信号，AGC芯片可以将输出信号输出至带通滤波器(Band-Pass Filter，BPF)，由带通滤波器对AGC芯片的输出信号进行滤波，并将滤波后的信号输出至模数转换器，进而模数转换器对滤波后的信号采样得到的采样信号。

由此，对于外部信号为存在有多个中频信号的专网信号，采用本发明方案能够对多中频信号进行接收，通过选取合适参数的BPF，即对BPF进行灵活配置，能够有效实现对不同中频信号的采样。

参见步骤S104，在本发明一实施例中，考虑到检波结果及增益计算的可靠性，检波之前还可以对采样信号进行一段时间的积累来计算信号功率，例如可以选取信号的64点累积值，即对采样信号中连续的64点数据进行累加，然后求平均(累积平均值)。具体的，在计算采样信号的功率值时可以按照如下步骤：

首先，计算第二预设时间段内各时刻采集到的采样信号功率值。其次，将计算得到的各时刻采样信号功率值进行累加得到累加功率值。然后，依据累加功率值和各时刻采样信号功率值的数量计算第二预设时间段内的采样信号的平均功率值。进而在后续可以根据预置检波条件对计算平均功率值后的采样信号进行检波处理。此处的第二预设时间实际上是根据累计数据确定的，例如选取信号的64点累积值，那么第二预设时间段对应于采样连续的64点数据所需的时间。

参见步骤S108，上文已经介绍到，当第一预设时间段内任意相邻两次计算的采样信号功率差值未超过第一预设阈值，那么该时间段内的采样信号为稳定信号，因此，依据该段时间内的信号功率值确定基准功率，可以为后续判断功率是否发生变化提供一个基准。

在本发明一实施例中，确定基准功率值的方式可以是，根据计算得到的该第一预设时间段内的采样信号功率值确定各采样信号的平均值，即将该第一预设时间段内的信号功率平均值作为基准功率值。在本发明另一实施例中，确定基准功率值的方式还可以是，从该第一预设时间段内计算得到的信号功率值中选取任意一值作为基准功率值。在本发明再一实施例中，确定基准功率值的方式还可以是，从该第一预设时间段内计算得到的信号功率值中选取除最大值和最小值外的任意一值作为基准功率值。

参见步骤S110，在本发明一实施例中，为了方便AGC芯片的增益值的配置，还可以在AGC芯片和FPGA芯片之前设置相应的通信总线，例如设置SPI(Serial PeripheralInterface，串行外设接口)总线，进而FPGA芯片在配置AGC芯片的增益值时，可以依据基准功率值和模数转换器预置采样区间的区间值，采用SPI总线配置AGC芯片的增益值。当然，还可以采用其他总线或者其他配置方式实现AGC芯片增益值的配置，本发明实施例对此不做具体限定。

图2示出了根据本发明另一个实施例的基于FPGA的数字AGC控制方法的流程示意图。参见图2，该方法至少包括步骤S202至步骤S216。

步骤S202，对AGC芯片进行初始化配置，配置AGC芯片的初始增益值为0dB。

在该步骤中，例如中频信号经过AGC芯片(AGC芯片对中频信号进放大或衰减)后，由于AGC芯片上电之后本身有个增益值，系统刚上电之后FPGA计算的ADC采样信号的功率并不是采样信号本身的功率，因此，对AGC芯片进行初始化，可以有效保证整个控制系统在上电时处于初始化状态，从而使得输入的中频信号保持自身原始功率，而不会对后续增益的计算产生影响。

步骤S204，接收由模数转换器采样AGC芯片的输出信号得到的采样信号，其中，AGC芯片将外部信号放大或衰减后得到输出信号。

步骤S206，计算采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理。

步骤S208，获取第一预设时间段内检波处理后的采样信号，判断该第一预设时间段内任意相邻两次计算的采样信号功率差值是否超过第一预设阈值；若否，执行步骤S210；若是，执行步骤S206。

步骤S210，基于该第一预设时间段内计算的采样信号功率值确定基准功率值，并对基准功率值进行锁存。

步骤S212，若基准功率值超出模数转换器的预置采样区间，依据基准功率值和模数转换器预置采样区间的区间值配置AGC芯片的增益值，使模数转换器采样到的采样信号功率值位于其预置采样区间内。

该步骤相当于划定一个自动增益控制的增益基准，保证后续AGC芯片的工作在此增益基准下展开。

步骤S214，检测根据当前采样信号计算得到的信号功率值与锁存的基准功率值的差值是否超过第二预设阈值；若是，执行步骤S216；若否，则重复执行步骤S214。

在该步骤中，第二预设阈值可以为6dB，也可以为12dB、18dB等(6*n)dB，其中，n为正整数。当然，选取的第二预设阈值越小，越能够精确地判断出信号功率值是否产生变化，进而最终配置的AGC芯片的增益值的精度也越高。

该步骤为AGC芯片的主要工作区间，在完成首次AGC芯片增益值配置后，需要根据功率值的变化量delta完成增益值的计算。若ADC采样的采样信号功率值与锁存的基准功率值的差值超过第二预设阈值，则需要重新合适的增益值以配置AGC芯片，从而保证ADC输入信号幅度位于理想采样区间。若采样信号的功率值与锁存的基准功率值的差值没有超过第二预设阈值，则保持上一次配置的AGC芯片增益值不变。当然，在重新配置AGC芯片增益值之后，待采样信号功率稳定后，再次将稳定的信号功率值进行锁存，以为后续判断提供功率基准。

步骤S216，依据基准功率值、当前采样信号的信号功率值以及当前AGC芯片的增益值重新配置AGC芯片的增益值，使模数转换器采样到的采样信号功率值位于其预置采样区间内。

其中，上述步骤S204-S212的具体实现过程可以参见上文实施例，此处不再赘述。

通过上述步骤，可以保证输入信号在宽动态范围情况下，ADC采集信号仍维持在稳定范围内，并且尽量接近ADC理想采样区间。

参见上文步骤S214和S216，为了更加清楚的体现本发明方案，现以一具体实施例对检测中频信号功率发生变化后，AGC芯片的参数配置(即增益值配置)过程进行具体介绍。

假设接收的中频信号功率未发生变化时，AGC芯片接收到的中频信号功率为-60dBm，AGC芯片增益值为50dB，那么模数转换器采样的信号功率为-10dBm(即基准功率值为-10dBm)，并且，模数转换器的理想采样区间为-10dBm～10dBm。当AGC芯片接收到的中频信号功率变为-30dBm时，模数转换器采样的信号功率为20dBm，当前采样信号功率值20dBm与基准功率值为-10dBm的差值超过了6dB，并且，当前采样信号的功率值20dBm也超出了模数转换器的理想采样区间。因此，为了使模数转换器采样信号功率保持在模数转换器理想采样区间，可以将模数转换器采样信号功率20dBm减少30dB，使模数转换器采样信号为-10dBm，此时对AGC芯片进行重新配置，即配置AGC的增益值为20dB。

需要说明的是，该实施例中的模数转换器的理想采样区间-10dBm～10dBm仅仅是示意性的，以及该实施例中的各功率值、增益值也均是示意性的，本发明实施例对此不做具体限定。

在本发明一实施例中，FPGA芯片还可以连接PC终端，并将其接收到的采样信号、计算得到的采样信号的功率值、待配置AGC芯片的增益值等等中的至少一项输出至PC终端，进而由PC终端对接收到的内容进行可视化展示，以使工作人员能够更清楚的了解信号的采集、控制等过程。

该实施例中的PC终端可以是台式电脑、笔记本电脑等等，也可以采用智能手机代替PC终端，以将采样信号、计算的信号功率值、增益值等展示在智能手机上。当然，无论采用哪种类型的终端展示上述内容，都需要在终端上安装相应的APP，进而通过APP进行展示。

在本发明一实施例中，FPGA芯片还可以检测是否接收到复位信号，若是，则配置AGC芯片的初始增益值为0dB，即对AGC芯片进行初始化配置。其中，复位信号即对真个控制系统进行复位，该复位信号可以来自于软件(如上文提及的与FPGA芯片连接的PC终端)，也可以来自硬件。

上文已经介绍了实现自动增益控制的整个流程，为了更加清楚的体现本发明方案中FPGA的控制逻辑，下面以图3所示的FPGA时序状态图为例，再次对自动增益控制的过程进行介绍。该实施例中，整个AGC控制流程是基于状态机实现的。

首先，图3中各信号及各时刻含义如下：

rst_n：复位信号，低电平有效；

flag_config：SPI配置标志信号，高电平有效；

agc_en：AGC芯片使能信号，初始配置后一直有效，只有复位和重新配置时归零，高电平有效；

detector：检波处理标志信号，高电平有效；

accum：输入信号功率累积值；

accum_delta：输入信号功率变化值；

t1：SPI配置时间，12个系统时钟周期；

t2：AGC芯片配置生效时间，大约200个系统时钟周期；

t3：检波判断及检测信号是否稳定所需周期，具体周期由外界信号实际变化情况决定；

t4：delta值有效周期，持续时间为1个系统时钟。

然后，基于图3所示时序图，自动增益控制的实现步骤如下：

1)待复位信号rst_n拉高，整个系统开始进入工作状态；

2)判断detector信号是否拉高，(为了避免出现对噪声进行自动增益控制的情况，增加检波处理)，待detector置高，开始进入AGC控制状态；

3)在INIT状态，t1时间段内，对AGC芯片进行初始化配置，使中频信号保持自身原始功率；

4)经过t2时间，AGC芯片初始化配置生效，agc_en拉高，在t3时间，判断计算得到的功率值是否稳定，若稳定，(判断过程可以参见上文步骤S214)且功率值没有达到ADC的理想采样区间，对AGC芯片进行重新配置，即对应JUDGE_1ST状态中的t1时间段；JUDGE_1ST状态中的t2时间段是当前配置生效时间，t3时间段是判断配置之后功率是否稳定时间；

5)在JUDGE_OTHERS状态的t1时间段中，由于检测到采样信号的功率值发生变化，即检测根据当前采样信号计算得到的信号功率值与锁存的基准功率值的差值超过第二预设阈值(如6dB)，待accum_delta拉高，基于锁存的基准功率值、当前采样信号的信号功率值以及当前AGC芯片的增益值，重新计算AGC芯片增益值，并重新配置AGC芯片，以将采样的信号功率再次调整到ADC的最佳理想采样区间；后续t2，t3同上；

6)之后，若没有检测到复位信号，则会一直在JUDGE_OTHERS状态中，实时检测采样信号的功率变化，以实时调整AGC芯片的增益值，使得ADC的采样信号能够始终保持在其最佳理想采样区间。

基于同一发明构思，本发明实施例还提供了一种基于FPGA的数字AGC控制系统。图4示出了根据本发明一个实施例的基于FPGA的数字AGC控制系统的结构示意图。该系统本质上为一种接收机。

参见图4，基于FPGA的数字AGC控制系统400包括AGC芯片410、模数转换器420(ADC)以及FPGA芯片430。

现介绍本发明实施例的基于FPGA的数字AGC控制系统400的各组成或器件的功能以及各部分间的连接关系：

AGC芯片410，接收外部信号，对外部信号放大或衰减后得到输出信号，并输出至模数转换器420；

图4中的signal1、signal2、signal3为外部信号，该外部信号可以是模拟信号，例如可以为中频模拟信号。

模数转换器420，与AGC芯片410连接，对来自AGC芯片410的输出信号采样得到采样信号，将采样信号输出至FPGA芯片430，模数转换器420主要将接收到的模拟信号转换为数字信号；

FPGA芯片430，与模数转换器420连接，接收来自模数转换器420的采样信号，计算采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理；

FPGA芯片430，获取第一预设时间段内检波处理后的采样信号，判断该第一预设时间段内任意相邻两次计算的采样信号功率差值是否超过第一预设阈值，若否，基于该第一预设时间段内计算的采样信号功率值确定基准功率值；

若基准功率值超出模数转换器420的预置采样区间，FPGA芯片430依据基准功率值和模数转换器420预置采样区间的区间值配置AGC芯片410的增益值，使模数转换器420采样到的采样信号功率值位于其预置采样区间内。该实例中，FPGA芯片430可以通过SPI通信总线配置AGC芯片410的增益值。

在本发明另一实施例中，参见图5，基于FPGA的数字AGC控制系统400除了包含上述系统中的各个器件之外，还可以包括BPF 440(带通滤波器)和PC终端450，该系统可以作为一种多中频专网监测平台，其本质上是一种接收机。

其中，BPF 440与AGC芯片410和模数转换器420分别连接，PC终端450连接FPGA芯片430。上文已经介绍了为了滤除输出信号中的谐波及外带的杂散信号，AGC芯片410可以将输出信号输出至带通滤波器，由带通滤波器对AGC芯片410的输出信号进行滤波，并将滤波后的信号输出至模数转换器420，进而模数转换器420对滤波后的信号采样得到的采样信号。

在本发明实施例中，BPF 440可以采用“BPF Bank”的形式，即采用多个型号的带通滤波器组成的带通滤波器组，当需要哪种型号的带通滤波器工作时，就选通哪种带通滤波器。对于外部信号为存在有多个中频信号的专网信号，采用本发明方案能够对多中频信号进行接收，通过选取合适参数的BPF，即对BPF进行灵活配置，能够有效实现对不同中频信号的采样。

PC终端450可以将其接收到的采样信号、计算得到的采样信号的功率值、待配置AGC芯片410的增益值等等中的至少一项输出至PC终端450，进而由PC终端450对接收到的内容进行可视化展示，以使工作人员能够更清楚的了解信号的采集、控制等过程。在该实施例中，PC终端450与FPGA芯片430可以通过以太网口(EMAC)进行连接。

根据上述任意一个优选实施例或多个优选实施例的组合，本发明实施例能够达到如下有益效果：

AGC芯片接收外部信号，在对外部信号进行放大或衰减后将输出信号输出至模数转换器。模数转换器对AGC芯片的输出信号采样得到采样信号，并将采样信号输出至FPGA芯片。FPGA芯片接收采样信号后，先计算采样信号的功率值，根据预置检波条件对计算功率值后的采样信号进行检波处理，然后判断采样信号的功率值是否稳定，若稳定，且采样信号的功率值没有模数转换器的预置采样区间，FPGA芯片会依据稳定的信号功率值和模数转换器预置采样区间的区间值配置AGC芯片的增益值，以使模数转换器采样到的采样信号功率值位于其预置采样区间内。通过大量的实验表明，采用本申请方案可以使AGC芯片增益控制的收敛时间小于3μs。并且，若采用AGC芯片的动态范围为60dB，再结合16位宽的模数转换器，能够更加有效的将大动态范围的中频信号进行自动增益控制，特别是保证了微弱信号在经过自动增益控制电路后有足够的位分辨率进行后级的处理，从而使模数转换器采样信号维持在一个稳定范围内，即本申请具有收敛时间快、动态范围大等特点。另外，本发明通过将信号的功率线性值映射为对数值，可以保证AGC增益变化与外界信号幅度变化一一对应。经实验结果验证，外界信号的幅度控制精度可以达到1dB以内，对于专网监测中信号幅度的准确估计提供了保障。

进一步地，本申请通过增加检波处理功能，对于专网信号中存在的DMR、Tetra等时分信号的解析提供了保障，使本发明方案能够适用于接收更加广泛的外部信号。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本发明的多个示例性实施例，但是，在不脱离本发明精神和范围的情况下，仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此，本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。