具有有源阻尼的电压源转换器（VSC）控制系统

摘要

本发明涉及一种电压源转换器（VSC）控制系统（1），其用于VSC中的谐振的有源阻尼（AD）。该控制系统包括规则的锁相环（PLL）（2）以及慢PLL（3）。布置该控制系统以使AD信号的虚（q）部从慢PLL中获得。配置慢PLL用于具有低于要被衰减的谐振的频率的闭环带宽。需要第二PLL（3）来解决由VSC上的PLL（2）控制环路的负阻抗效应引起的稳定性问题。

说明书

技术领域

本发明涉及用于VSC中的谐振的有源阻尼（AD）的电压源转换器（VSC）控制系统。

背景技术

足够高的功率额定的电压源转换器（VSC）可导致同步（基波）频率f₁附近的栅格共振(grid>r被镜像到频率f₁-f_r。因而它保持子同步，即它出现在同步频率之下。经常地，系统的固有阻尼足以避免共振扰动，但是在一些情况中，需要子同步阻尼控制器。在弱栅格中，最低的电气栅格共振可接近但高于同步频率，即它是超同步的。同样在这种情况中，可发生扰动。

通过“近同步”，我们此处意指共振频率可以是子同步的或超同步的，但是在后者的情况中通常不大于2 f₁。

子同步阻尼方案（图3中所示），已由K.M.Alawasa、Y.A.-R.I.Mohamed和W.Xu提出，在“PWM电压源转换器和功率网络之间的子同步交互作用的有源减缓”中，vol.29，no.1，pp.121-134，2014年1月。该阻尼方案包括锁相环（PLL）并且对扭转共振的阻尼是有效的。

发明内容

以上提及的由Alawasa等人提出的阻尼方案被示出具有缺陷，在于锁相环（PLL）结果的负面影响。本发明的目的是提出降低或消除该负面影响的改进的VSC控制系统。通过仿真示出稳定操作。本发明可用于高压直流（HVDC）应用，但也构思了如灵活交流传输系统（FACTS）和中间电压驱动应用的其它功率应用。

根据本发明的一方面，提供有用于VSC中的谐振的有源阻尼（AD）的电压源转换器（VSC）控制系统。该控制系统包括规则的锁相环（PLL）以及慢PLL。布置该控制系统以使 AD的同步dq帧中的虚部从慢PLL中是可获得的。配置慢PLL用于具有低于在同步dq帧（即具有实轴和虚轴的坐标系）中的、要被衰减的谐振的频率的闭环带宽。

要注意的是，合适的情况下，任何该方面的任何特征可应用于任何其它方面。同样地，任何该方面的任何优点可应用于任何其它方面。所附实施例的其它目的、特征以及优点将从以下具体的公开中、从所附加的独立权利要求以及从附图中变得明显。

一般地，除非本文在其它方面明确定义，否则在权利要求中使用的所有术语都要根据它们在本技术领域中的普通意思来解释。对“一/一个/该元件、装置、组件、部件/步骤等”的所有参考，除非在其它方面明确陈述，否则要被开放地解释为参考该元件、装置、组件、部件、步骤等中的至少一个实例。本文公开的任何方法的步骤，不需要以公开的准确顺序执行，除非明确陈述。对于本公开的不同特征/组件的“第一”、“第二”等的使用仅旨在区分该特征/组件与其它相似的特征/组件并且不向该特征/组件赋予任何顺序或层级。

附图说明

将通过示例方式，参考附图描述实施例，附图中：

图1是标准VSC控制系统的示意电路图。

图2是主电路模型的示意图示。

图3是根据现有技术的具有AD的VSC控制系统的示意电路图。

图4是根据本发明的具有AD的VSC控制系统的实施例的示意电路图。

图5是根据本发明的具有AD的VSC控制系统的另一实施例的示意电路图。

具体实施方式

现将在下文中参考附图更全面地描述实施例，附图中示出了某些实施例。然而，很多不同形式中的其它实施例在本公开的范围内是可能的。确切地说，以下实施例通过示例方式来提供，使得本公开将是彻底的和完整的，并且将全面地向本领域技术人员表达本公开的范围。通篇描述中，相同数字涉及相同元件。

共振扰动的起因是由组成VSC控制系统的各种级联的和并联的控制器引起的负阻抗行为。图1描绘了典型的控制系统，其中PLL图示在虚线内，黑体字母表示复空间向量并且上角标“s”表示静态参考帧。该控制器工作如下：

• 直流（DC或dc）电压控制器（DCVC）在dc-电压参考和实际dc电压u_dc之间的误差上进行操作。它的输出是有源功率产生电流参考。参考可由采用级联形式的外部有源功率控制器调节。

• ac-电压控制器（ACVC）在公共耦合点（PCC）电压参考和实际PCC-电压模量之间的误差上进行操作。它的输出是电抗功率产生电流参考。参考可由采用级联形式的外部电抗功率控制器调节。

• 两个电流参考都馈送至ac-电流控制器（ACCC），其输出为VSC相位电压参考，其形成到脉冲宽度调制器的输入。ACCC可在帧中或同步dq帧中实现。ACCC具有如输入信号还有转换器输入电流以及变换角度（或其指数因子）。

• 变换角度由锁相环（PLL）计算，锁相环的输入是dq-变换的PCC电压的虚部。输入馈送至PLL控制器(PLLC),向其输出添加标称角度的同步频率，形成瞬时角频率。这然后并入到变换角度（模）中。

所有提及的控制器通常是比例-积分（PI）类型。

为测试由Alawasa等人提出的阻尼方案，使用每单位（pu）系统，在Matlab中实现了测试系统。基频率设为同步频率50Hz，但是所有其它基值是未指定的。主电路如图2中所示。具有共振频率的LC串联共振（包括电感器L和电容器C）作为分支插入在PCC处。L是相反应器加变压器电感以及Lg是刚性栅格电压v_g前的栅格电感。电感被选为L=Lg=0.1pu以及Lb=1pu。相应的控制环路的闭环带宽被选为ACCC：4pu、PLL：1pu以及DCVC：0.5pu。ACVC成比例增益设为1pu。积分动作被添加到所有控制器。在帧中实现ACCC，意指使用了推广的积分器（即在同步频率处的共振器）。

评估了三种情况，所有用于在0.9pu有源功率处的反相器操作，但是具有不同LC共振频率。对于获得相对良好阻尼的操作，对于获得差阻尼的操作，以及对于获得不稳定的操作。

如以上所提及的，为减缓子同步扭转交互作用，阻尼控制器能够被添加到VSC控制系统。两个有趣的阻尼方案（及其组合）由Alawasa等人提出。

第一方案之后的基本原理是要向电流参考向量注入贡献，其中j是-1的平方根，如：

其中B(s)（s=d/dt）是带通滤波器。该方案能够如图3所示被推广（增强），其中有源阻尼（AD）操作在及其参考之间的差上，以及其参考为：

AD现能够在理论上是成比例的增益G_a，其充当有源电导

实际中，然而，可添加低通滤波器来抑制更高频率的干扰。也可添加硬限幅器以避免大量的短时注入。

根据图3示出了由Alawasa等人提出的方案以便给出在子同步频率处的改进的阻尼。然而，经常未能使接近但高于同步频率的共振稳定，如现将示出的。我们设置G_a=4pu并且获得结果，其中对于，响应于步骤改变的振荡的幅度不再出现成随着时间增长，但是系统仅略微稳定。增加的G_a不给出改进的稳定性。

由Alawasa等人提出的方案设法做到添加补偿ACVC和DCVC的负面影响的阻尼，但是PLL的负面影响实际地增加。这能够如下理解。让我们考虑一种情形，当系统处于平稳状态时，但是小幅度的振荡开始发生。这些被建模成增加的变量用前缀表示。对于PCC电压，我们因而有：

并且对于变换角度：

现在，PCC电压的dq变换由下式给出：

因为较小，给出：

忽略量的交叉乘积得出：

以及

这示出获得了误差的正确的d分量，由此在q分量中添加了寄生性的贡献：与成比例的项。该项是图3所示的方案中针对PLL的负面影响的原因。

通过将控制方案修改为图4和5中示出的方案1，在（9）中发现的负面PLL影响能够被降低到最小。根据图5，可通过利用向ACVC的输入信号获得有源阻尼（ADd）的d部分。这给出了正确的信号（符号改变后之后），因为减掉的（4）的模由下式给出：

通过将输入信号利用到添加的慢PLL3（用sub-或上角标“s”表示）来获得有源阻尼（AD_q）的q部分。慢PLL控制器（PLLC_s）的增益将显著低于规则的PLL2（PLLC）的增益。

慢PLL3应具有低于如参考同步dq帧的、要被衰减的振荡频率的带宽。因而，相比要被衰减的振荡，慢PLL3更慢，运行在更低的频率处，使得（该角度跟踪）不包含所述振荡。

例如，在一些实施例中，可配置慢PLL3用于具有作为规则的PLL2的闭环带宽的小部分的闭环带宽，例如在规则的PLL的闭环带宽的1/5到1/20的范围中。

在一些实施例中，可配置所述慢PLL3用于具有作为低于每秒100弧度的，如低于每秒50弧度的闭环带宽，例如在每秒5到40弧度或每秒5到20弧度范围中。

PLLC应优选地不具有积分部分。AD_d和AD_q可以是具有相等或不同增益的低通滤波器，可能添加有硬限幅器。

不必要包含图5中的ac-和dc-电压控制器DCVC和ACVC。只要使用规则的（快）PLL2，可在无需修改的情况下在q方向上添加有源阻尼贡献。对于d方向贡献，对于参考的替换可被发现，例如通过高通滤波器（HPF）的方式，如图4所示。考虑（4）和，我们得到：

如果设置高通滤波器的截断频率低于要被衰减的振荡的频率（如参考dq帧），则振荡分量通过，尽管平均值U_pcc被拒绝：

规则的PLL2仍用于将转化成dq坐标系。它可形成其如下的输入信号。假定。然后：

在PLL控制器周围形成的闭环迫使收敛于，以使处于平稳状态。这就是为什么具有从规则的PLL2利用的的有源阻尼可能失败的原因。要被衰减的振荡抑制在中，因为规则的PLL2可具有与振荡频率相关的过快的跟踪。减慢规则的PLL将使控制系统的动态特性（例如ac-和dc-电压控制中的响应）退化并且不是一个选择。这是为什么慢PLL3已被添加的原因。慢PLL3的闭环带宽应低于要被衰减的振荡的频率（如参考dq帧）。

如果慢PLL3的带宽设为0.02pu并且在AD_d和AD_q中使用相同的“有源电导”G_a=4>

本发明的阻尼方法可直接实现在现有的例如HVDC控制系统中。它将阻抗的潜质提供给不利的子同步扭转交互作用，不考虑扭转频率。也可设想的是，使用电流控制模式的稳定操作甚至可对非常弱的栅格是可能的。

已参考一些实施例在上文中主要描述本公开。然而，如本领域技术人员所容易地熟知的，除了上文公开的那些以外的其它实施例在本公开的范围内是等价地可能的，如通过附加权利要求所限定。