使用跨导放大器的具有相单个输出电压误差反馈的多相降压转换器

摘要

本发明公开了包括稳压器(101)单元的系统(100)。所述稳压器单元(200)包括第一相单元和第二相单元(201a,201b)，所述第一相单元和第二相单元的输出耦合到公共输出节点(204)。所述相单元(201a,201b,…)各自可被配置为响应于相应时钟信号(208a,208b,…)的断言来向所述输出节点供应电流，以便生成稳压电源电压(204)。每个相单元(201a,201b,…)包括相应的跨导放大器(301)，所述跨导放大器被配置为依赖于基准电压(207)和所述稳压电源电压(204)来生成相应的需求电流(314)。

说明书

技术领域

本文所述的实施方案涉及集成电路，并且更具体地涉及用于生成稳压电源电压的技术。

背景技术

现在，消费者在日常生活中使用多种电子设备。具体地，移动设备已变得无所不在。移动设备可包括移动电话、个人数字助理(PDA)、结合有电话功能和其它计算功能诸如多种PDA功能和/或一般应用支持的智能电话、平板计算机、膝上型计算机、桌面一体机、智能手表、可穿戴电子设备等。

此类移动设备可包括多个集成电路，每个集成电路执行不同的任务。在一些情况下，执行不同任务的电路可被集成为单个集成电路，从而形成片上系统(SoC)。SoC内的不同功能单元可操作不同的电源电压水平。在一些设计中，电源或稳压器电路可包括在SoC中或位于SoC的外部，以生成用于SoC中所包括的多个功能单元的不同电压水平。

稳压器电路可包括一个或多个电抗电路部件。例如，单个稳压器子组件可采用电感器或电容器的组合。电抗电路部件可与稳压器电路一起在集成电路上制成，或者它们可作为分立的部件被包括在半导体封装件或电路板上。

发明内容

本文公开了包括集成电路管芯和退耦单元的系统的各种实施方案。广义地讲，设想在系统中，第一相单元和第二相单元各自被配置为依赖于相应的第一时钟信号和第二时钟信号来生成稳压电源电压。第一相单元可包括第一跨导放大器，并且第二相单元可包括第二跨导放大器。第一跨导放大器可被配置为依赖于基准电压和稳压电源电压生成第一电流。第二跨导放大器可被配置为依赖于基准电压和稳压电源电压生成第二电流。

在一个实施方案中，第一相单元还可被配置为将第一需求电流与第一感测电流进行比较。第一感测电流可对应于向第一相单元中包括的第一电感器供应的电流。另外，第二相单元还可被配置为用于将第二需求电流与第二感测电流进行比较。第二感测电流可对应于向第二相单元中包括的第二电感器的供应电流。

在另一个实施方案中，第一相单元可包括被配置为依赖于第一时钟信号向第一电感器供应电流的第一驱动器电路。第一驱动器电路可进一步被配置为依赖于第一需求电流和第一源电流的比较来从第一电感器吸收电流。

附图说明

现在对附图进行简要说明，下面的具体说明将参照附图进行描述。

图1示出了计算系统的一个实施方案。

图2示出了稳压器单元的一个实施方案。

图3示出了稳压器单元的相单元的一个实施方案。

图4示出了用于操作稳压器单元的方法的实施方案的流程图。

尽管本公开容易作出各种修改形式和另选形式，但附图中以举例的方式示出并将在本文中详细描述其具体实施方案。然而，应当理解，附图及具体实施方式并非旨在将本公开限制于例示的特定形式，而正相反，其目的在于覆盖落在由所附权利要求书限定的本公开的实质和范围内的所有修改形式、等同形式和另选形式。本文所使用的标题仅用于组织目的，并不旨在用于限制说明书的范围。如在整个本专利申请中所使用的那样，以允许的意义(即，意味着具有可能性)而非强制的意义(即，意味着必须)使用“可能”一词。类似地，字词“包括”意味着包括但不限于。

各种单元、电路或其他部件可被描述为“被配置为”执行一个或多个任务。在此类上下文中，“被配置为”是一般表示“具有”在操作期间执行一个或多个任务的“电路”的结构的宽泛表述。如此，即使在单元/电路/部件当前未接通时，单元/电路/部件也可被配置为执行任务。通常，形成与“被配置为”对应的结构的电路可包括硬件电路。类似地，为了描述中方便，可将各种单元/电路/部件描述为执行一项或多项任务。此类描述应当被解释成包括短语“被配置为”。表述被配置为执行一项或多项任务的单元/电路/部件明确地旨在对该单元/电路/部件不援引对35U.S.C.§112第f段的解释。更一般地，对任何元件的表述都明确旨在不调用35U.S.C.§112第f段针对该元件的解释，除非特别表述了“用于……的装置”或“用于……的步骤”的语言。

具体实施方式

计算系统可包括多个功能单元或设备。这些设备可一起安装在公共集成电路封装件或电路板上。一些计算系统可在单个集成电路上包括多个功能单元，通常被称为“片上系统”或“SoC”。计算系统内的每个功能单元或设备可在不同的电压水平下工作，这些电压水平可不同于电源的主电源的电压水平。为了生成期望的电压水平，可采用一个或多个稳压器单元。

在一些计算系统中，使用DC-DC开关稳压器来生成期望的电压水平。开关稳压器快速开关一系列设备，以通过电感器将电荷转移到负载，诸如上述功能单元或设备中的一个。通过调节单个设备处于打开状态的持续时间，负载处的电压水平可保持在所需值的预定范围之内。

一些开关稳压器采用多个相单元，每个相单元对于一段时间是有源的，而其余的相单元是无源的。每个相单元可位于集成电路、SoC内的各个位置，或甚至位于半导体封装件内的各个位置。此类相单元可采用本地内部控制回路，以将电感器电流锁定成基于稳压器输出处的电压水平由跨导放大器生成的需求电流。单个跨导放大器的使用涉及针对需求电流将线材布线到所有单个相单元。这种布线可允许将其它信号耦合到该线材中，从而导致需求电流中存在噪声，由此降低稳压器的性能。附图中所示和下文所述的实施方案可提供在稳压器单元中使用多个相单元同时保持所需性能水平的技术。

图1中示出了包括多个设备或功能单元的计算系统的框图。在所示的实施方案中，计算系统100包括稳压器单元101以及设备102a和102b。稳压器单元101耦合到电源105和稳压电源103。设备102a和102b也耦合到稳压电源103。另外，设备102a经由通信总线104耦合到设备102b。

如下文所详述，在各种实施方案中，稳压器101可被配置为使用电源105生成稳压电源103。依赖于设备102a和102b的需求，稳压电源103的电压水平可小于、等于或大于电源105的电压水平。尽管图1所示的实施方案中仅示出单个稳压电源，但在其它实施方案中，可采用多个稳压电源。在此类情况下，不同的设备可耦合到不同的稳压电源。另选地，单个设备可耦合到多个稳压电源。

在例示的实施方案中，设备102a或102b中的任一者可包括处理器、处理器复合体或存储器。在一些实施方案中，设备102a和102b可包括输入/输出(I/O)电路或模拟/混合信号电路。在各种实施方案中，计算系统100可被配置为在台式计算机、服务器或在移动计算应用诸如平板计算机或膝上型计算机中使用。需注意，尽管图1示出了仅两个设备，但在其它实施方案中，可采用任何合适数量的设备。还可采用附加的通信总线来连接各种设备。

如本文所用和所述，在各种实施方案中，处理器或具有一个或多个处理器或处理器内核的处理器复合体可为执行计算操作的通用处理器的代表。例如，处理器可为中央处理单元(CPU)，诸如微处理器、微控制器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)。

在本公开中，存储器描述任何合适类型的存储器，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)、电可擦可编程存储器(EEPROM)或非易失性存储器。

模拟/混合信号电路可包括多种电路，包括例如晶体振荡器、锁相环路(PLL)、模数转换器(ADC)和数模转换器(DAC)(均未示出)。在其它实施方案中，包括在设备102a或102b中的一者中的模拟/混合信号电路可包括能够被配置为使用无线网络工作的射频(RF)电路。

如本文所用，I/O电路可被配置为用于协调计算系统100与一个或多个外围设备之间的数据传输。此类外围设备可包括但不限于存储设备(例如基于磁性介质或光学介质的存储设备，包括硬盘驱动器、磁带驱动器、CD驱动器、DVD驱动器等)、音频处理器子系统或任何其它合适类型的外围设备。在一些实施方案中，I/O电路可被配置为用于实现某个版本的通用串行总线(USB)协议、IEEE 1394协议或以太网(IEEE 802.3)联网标准诸如千兆位以太网或万兆位以太网。

在一些实施方案中，每个前述设备可包括多个电路，每个电路可包括多个设备，例如经由在多个导电层上制成的多条线材连接的金属氧化物半导体场效应晶体管(MOSFET)。导电层可与绝缘层诸如二氧化硅交替。每个电路还可包括在导电层上制成的用于供电网或接地电网的接线。

在各种实施方案中，稳压器101以及设备102a和102b各自可与稳压器101以及设备102a和102b的多个相同复制品一起在硅晶片(或简称为“晶片”)上制成，多个相同复制品可各自被称为“芯片”或“管芯”。在制造期间，可在每个芯片上并行执行各种制造步骤。制造流程完成之后，可通过在两个芯片之间的未使用区域切割或切片从晶片上去除单个芯片。

在其它实施方案中，可在不同于设备102a和102b的单独芯片上制成稳压器101。在此类情况下，稳压器101以及设备102a和102b可在半导体封装件中耦合在一起。另选地，稳压器101以及设备102a和102b可安装在公共电路板或其它合适的基板上。在此类情况下，用于稳压电源103和通信总线104的接线可包括制造到封装件或电路板中的多个金属层。

现在转到图2，其示出了稳压器单元的实施方案。在各种实施方案中，稳压器单元200对应于如图1所示的稳压器单元101。在例示的实施方案中，稳压器单元200包括相单元201a-201d、基准发生器205和时钟发生器206。

相单元201a-201d中的每个相单元可被配置为依赖于基准电压207和时钟信号208a-208d中的相应一个时钟信号来将电流供应到稳压电源204中。如下文更加详细所述，相单元201a-201d中的每个相单元可至少包括跨导放大器、比较器、驱动器电路、电感器和锁存器。在各种实施方案中，可使用差分电路元件和子组件来实现相单元201a-201d中的给定相单元的期望功能。需注意，尽管图2中示出四个相单元，但在其它实施方案中，可采用任何合适数量的相单元。

在工作期间，当时钟信号208a-208d中的每一者断言时，相单元201a-201d中的对应一个相单元可通过各自的电感器将电流供应到稳压电源204。相单元201a-201d中的给定相单元可被配置为监控向稳压电源204供应的电流，然后所供应的电流可与由所包括的跨导放大器在给定相单元中本地生成的需求电流进行比较。由于每个相单元包括单独的跨导放大器，较少噪声可耦合到需求电流电路节点中，从而改善稳压器单元的性能。

每个相单元可按顺序供应电流，其中每个相单元将整体电流的一部分供应到稳压电源204。随着计算系统工作期间稳压电源204上的电流需求增大或减小，由有源相单元提供的电流量可变化，以便将稳压电源204维持在期望的电压水平。

基准发生器可被配置为生成针对基准电压207的预定电压水平(在本文中也被成为“基准电压水平”)。在各种实施方案中，可在制造流程完成后调节基准电压水平。另选地或除此之外，响应于计算系统的操作模式中的变化或响应于计算系统中所包括的处理器对一个或多个软件指令的执行，可通过对一个或多个寄存器(未示出)进行编程来在操作期间调节基准电压水平。

在各种实施方案中，基准发生器可包括带隙基准电路或其它合适的基准电路，用于生成独立于基准电压的温度和/或电源。基准发生器还可包括一个或多个电流镜、放大器或将初始生成的电压水平调节成期望水平所必需的其它合适的模拟电路。

时钟发生器206可被配置为用于生成时钟信号208a-208d。在各种实施方案中，时钟信号208a-208d中给定的一个时钟信号的相位可与时钟信号208a-208d的前一个时钟信号相隔给定相位角。换句话讲，给定时钟信号的断言可被前一时钟信号的断言延迟预定延迟量。时钟信号208a-208d中的每个时钟信号耦合到相应的相单元201a-201d。需注意，尽管图2中所示的实施方案示出四个时钟信号，但在其它实施方案中，可采用任何合适数量的时钟信号。

在各种实施方案中，时钟发生器206可包括锁相环路(PLL)或适于在时钟信号208a-208d之间生成期望相位差的其它相位延迟锁定电路。另选地，时钟发生器206可包括被配置为生成用于使用PLL或其它相位锁定电路的初始时钟信号的振荡器电路。在一些实施方案中，初始时钟信号可在时钟发生器206和稳压器单元200的外部生成。

需注意，图2中所示的实施方案仅为示例。在其它实施方案中，也可能使用并设想不同的功能单元和不同的功能单元布置。

图3中示出了相单元的实施方案。在各种实施方案中，相单元300可对应于如图2中所示的相单元201a-201d中的给定一个相单元。在例示的实施方案中，相单元300包括跨导放大器301、斜坡补偿单元307、比较器302、锁存器303、驱动器电路313、脉冲发生器316、预驱动器318和电感器306。

跨导放大器301可被配置为用于将基准电压207与稳压电源204之间的差值转换成需求电流314。一般来讲，需求电流314的值可与基准电压207与稳压电源204之间的差值成比例。在一些实施方案中，跨导放大器301在没有负反馈的情况下工作，即其可在“开环”状态下工作。当基准电压207与稳压电源204之间的差值较大时，可通过饱和来将耦合到跨导放大器301的输出的电阻性负载的值选择作为跨导放大器301的输出。

斜坡补偿单元307可被配置为生成信号作为补偿器302的输出，该补偿器的值用于确定来自锁存器303的信号312输出上的斜坡值。在各种实施方案中，斜坡补偿单元307可生成作为感测电流315的函数的信号，以改善相单元300的稳定性。

比较器302可被配置为依赖于需求电流314与感测电流315之间的差值(通过比较)生成输出信号310。在各种实施方案中，输出信号310的电压水平可与两个前述电流值之间的差值成比例。在其它实施方案中，比较器302可生成数字信号，该数字信号的逻辑低水平对应于接地电位并且其逻辑高水平对应于足以启用n沟道金属氧化物场效应晶体管(MOSFET)的电压水平。

在一些实施方案中，脉冲发生器316可被配置为依赖于时钟311在信号317上生成一个或多个脉冲。在各种实施方案中，脉冲发生器可包括延迟电路以及被布置成从时钟311的上升沿或下降沿中的任一者或另一者生成脉冲的逻辑门电路。需注意，在各种实施方案中，时钟311可对应于如图2中所示的时钟208a-208d中的任一个时钟。

在各种实施方案中，锁存器电路303可对应于单个数据位存储单元的特定实施方案，并且可根据不同设计风格(包括但不限于静态和动态实施方式两者)的一种进行设计。在例示的实施方案中，响应于在信号317上出现的具体脉冲的断言，可将以Q-bar表示的锁存器303的补充输出设置为低逻辑值。响应于来自比较器302的信号输出310的断言，可重置锁存器303，即将输出Q-bar设置为高逻辑电平。

在一些实施方案中，预驱动器电路318可包括被配置为生成分别耦合到晶体管304和305的控制信号319a和319b的电路。响应于节点312上的逻辑电平的变化，预驱动器318可独立的断言和取消断言控制信号319a和319b。在一些实施方案中，控制信号319a和319b中经过断言的一者可在取消断言的控制信号的断言之前被取消断言。通过独立地断言和取消断言控制信号319a和319b，在各种实施方案中，经过驱动器从电源流向地的电流(通常被称为“贯穿”电流)可减小。

在各种实施方案中，驱动器电路313可包括晶体管304和晶体管305。在一些实施方案中，晶体管304可对应于p沟槽MOSFET，并且可被配置为响应于控制信号319a上的低逻辑电平来向节点308供应电流。在各种实施方案中，晶体管305可对应于n沟槽MOSFET，并且可被配置为响应于控制信号319b上的高逻辑电平来从节点308吸收电流。需注意，尽管示出的驱动器电路313使用MOSFET，但在其它实施方案中，可采用任何合适的跨导设备。

可根据各种设计风格中的一种实现电感器306。在一些实施方案中，可使用半导体制造工艺在计算系统(诸如图1中所示的计算系统100)中包括的集成电路上制成电感器306。在其它实施方案中，电感器306可为分立的电路元件，其可附接到电路板、基底或半导体封装件。

需注意，图3中所示的电容器型号的实施方案仅为示例。在其它实施方案中，可采用不同的电路元件和不同的电路元件构造。

现在转到图4，其示出了用于操作稳压器的方法的实施方案的流程图。统一参考如图2中所示的稳压器200和图4的流程图，方法开始于框401。然后可选择相单元201a-201d中的一个相单元(框402)。在各种实施方案中，时钟信号208a-208d的每一个时钟信号可具有不同的相位。例如，时钟信号208a-208d各自可隔开90度的相位角。当时钟信号208a-208d的特定时钟信号断言时，可选择对应的相单元以进行激活。

一旦选择具体的相单元，就可通过启用上拉晶体管(诸如驱动器313的晶体管304，如图3中所示)来发起充电循环，以便向电感器供应电流(框403)。在一些实施方案中，锁存器(诸如图3的锁存器303)可被设置为响应于时钟信号208a-208d中一个时钟信号的断言。响应于时钟信号的断言，可将锁存器的输出转换成必要的逻辑电平，以启用上拉晶体管或驱动器电路内的其它合适的设备，从而使驱动器电路能够向稳压电源204供应电流。

启用上拉晶体管，然后可将需求电流和源电流进行比较(框404)。在一些实施方案中，包括在所选相单元中的跨导放大器，诸如图3中所示的跨导放大器301，可依赖于稳压电源204和基准电压207生成需求电流。比较器302然后可将需求电流与在驱动器电路的输出(诸如图3的节点308)处的源电流进行比较。

该方法然后依赖于需求电流和源电流的比较结果(框405)。在一些实施方案中，如果需求电流和源电流不相等，则该方法可从如上所述的框404继续。或者，如果需求电流和源电流相等，则可通过启用下拉晶体管(如图3中所示的驱动器313的晶体管305)来发起放电循环(框406)。在一些实施方案中，可在下拉晶体管被启用之前禁用上拉晶体管。在各种实施方案中，比较器诸如图3的比较器302可生成用于重置锁存器诸如锁存器303的信号。当锁存器被重置后，预驱动器电路可禁用上拉晶体管，从而进一步阻止电流被供应到稳压电源204。在一些实施方案中，下拉晶体管在启用时可从稳压电源204吸收电流。

该方法然后可依赖于选择了哪个相单元(框407)。如果当前所选的相单元为稳压器单元中包括的相单元中的最后一个相单元，则该方法可结束于框409。然而，如果所选的相单元不是最后一个相单元，则将选择下一个相单元(框408)。在各种实施方案中，可断言时钟信号208a-208d中的不同时钟信号，从而选择相单元201a-201d中的新的相单元。一旦选择了新的相单元，该方法就可从如上所述的框403继续。需注意，图4的流程图中所述的方法可在计算系统工作期间重复执行，以向计算系统的部件提供稳压电源电压。

尽管图4的流程图中所示的操作显示为按顺序方式执行，但需注意，在其它实施方案中，可并行执行一个或多个操作。

尽管上文已经描述了具体实施方案，但这些实施方案并非要限制本公开的范围，即使仅相对于特定特征描述单个实施方案的情况下也是如此。本公开中提供的特征示例意在进行例示，而非限制，除非做出不同表述。上述说明书意在涵盖此类替代形式、修改形式和等价形式，这对知晓本公开有效效果的本领域技术人员将是显而易见的。

本公开的范围包括本文(明确或暗示)公开的任意特征或特征组合或其任意推广，而无论其是否减轻本文解决的任何或所有问题。因此，在本专利申请(或要求享有其优先权的专利申请)进行期间可针对特征的任何此类组合作出新的权利要求。具体地，参考所附权利要求书，可将从属权利要求的特征与独立权利要求的特征进行组合，并可通过任何适当的方式而不是仅通过所附权利要求书中所列举的特定组合来组合来自相应独立权利要求的特征。