防瞬态闩锁的ESD保护电路

摘要

本发明提供一种防瞬态闩锁的ESD保护电路，包括p型衬底，在p型衬底上的p埋层，设置在p埋层上的第一区和第二区：第一区的击穿电压比第二区的击穿电压更高，同时又比后续电路的损坏电压更低本发明通过调节可调电阻的阻值来调整整个电路的维持电压，大大增加了ESD保护电路设计的灵活性，实现了在防止闩锁的前提下能以较低功耗泄放ESD信号的功能，使得该电路的电压适用范围更广。

说明书

技术领域

本发明属于电子科学与技术领域，主要用于静电泄放(Electro StaticDischarge，简称为ESD)防护技术，进一步说是一种防瞬态闩锁的ESD保护电路，通过调节可调电阻的阻值来改变维持电压，大大增加了ESD保护电路设计的灵活性。

背景技术

ESD即静电泄放，是一种古老的自然现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。

随着集成电路制造工艺的提高，其最小线宽已经下降到亚微米甚至纳米的级别，在带来芯片性能提高的同时，其抗ESD打击能力也大幅度降低，因此静电损害更严重。ESD的产生大多数能够对集成电路产生非致命性的损伤，从而降低集成电路的寿命，可靠性，进而引起系统功能的退化，这对实现大规模高可靠集成造成很大阻碍(也是阻碍摩尔定律继续发展的重要因素)。

晶闸管(SCR)结构是一种具有最强ESD能力的器件。SCR的使用能够大大降低ESD模块占集成电路的面积，降低成本，提高鲁棒性。但低触发电压晶闸管(LVTSCR)结构具有强snapback现象，如图1所示，该现象会引起强latch-up问题导致SCR不能被安全地采用。所谓snapback现象指的是：当ESD器件达到击穿电压Vt时，器件发生雪崩击穿，器件内产生大量非平衡载流子，这些非平衡载流子对器件产生了电导调制作用，使得原本是高阻(甚至绝缘)的ESD器件变成一个低阻通路。从IV图形上看，如图1所示，电压在达到Vt后，电流迅速增大的同时电压却在降低。但是电压不会一直降低到0V，而是到达某个最小电压Vh(即维持电压)后，ESD器件完成电导调制，进入开态，器件由阻断状态变为一个低阻通路来泄放电荷。

如果ESD器件维持电压Vh比理想工作区的最大电压Vd大，如图1所示，ESD器件的IV曲线和理想工作区无交集，即电源电压或信号高电平并不足以提供使得ESD器件发生latch-up的电压，则ESD器件不会发生latch-up现象。但是如果ESD器件维持电压Vh比理想工作区的最大电压Vd小，ESD器件的IV曲线和理想工作区有交集，就会引起强latch-up问题，使得ESD器件不能被安全地采用。所谓的latch-up问题指的是：ESD器件中寄生的PNP管和NPN管相互提供基极电流，进入闭环放大态，此时的ESD器件由于电导调制作用变成一个低电阻，并且不能自关断。如此便使得正常电路中的电源电压或信号高电平直接被ESD器件短接到地，这样理想工作区的最大电压由ESD器件决定，被ESD器件钳位在较低电压。因此，消除latch-up效应就是SCR器件被可靠应用前的一道必解难题。

研究结果表明，当LVTSCR的维持电压高于电源电压时，其各种瞬态引起的效应会随之消除。但由于电压的提高会提高功耗，使得SCR器件原有的强ESD鲁棒性产生一定退化。为了折中latch-up与ESD鲁棒性的矛盾，一种防瞬态闩锁的ESD保护电路被提出，该器件能够获得可调的维持电压以及ESD鲁棒性，并通过图1所示的ESD设计窗口实现功能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种防瞬态闩锁的ESD保护电路。

为实现上述发明目的，本发明技术方案如下：

一种防瞬态闩锁的ESD保护电路，包括p型衬底，在p型衬底上的p埋层，设置在p埋层上的第一区和第二区：

第一区包括：设置在p埋层上的右nwell区，与右nwell区右边缘相切的右pwell区，在右nwell区上表面注入的第一右N+接触区以及与其右边缘相切的第一右P+区，第一右N+接触区与第一右P+区表面用金属短接，构成器件阳极；在右pwell区上表面注入的第二右N+接触区以及与其右边缘相切的第二右P+区，第二右N+接触区通过金属与可调电阻相连接，再短接到阴极，第二右P+区通过金属与阴极短接；在右nwell区和右pwell区交界处的表面注入形成的右N+低触发区；

第二区包括：设置p埋层上的左nwell区，以及与左nwell区左边缘相切的左pwell区，在左nwell区上表面注入的第一左N+接触区以及与其左边缘相切的第一左P+区，第一左N+接触区与第一左P+区表面用金属短接，构成器件阳极，在左pwell区上表面注入的第二左N+接触区以及与其左边缘相切的第二左P+区，第二左N+接触区通过金属短接到阴极，第二左P+区通过金属与阴极短接，在左nwell区和左pwell区交界处的表面注入形成的左N+低触发区；

第二区的击穿电压比第一区的击穿电压更高，同时又比后续电路的损坏电压更低。即第二区形成的左边的ESD防护器件的击穿电压比第一区形成的右边的ESD防护器件的击穿电压更高，同时又比后续电路的损坏电压更低。

作为优选方式，上述的可调电阻为多晶硅电阻。

作为优选方式，从晶圆上表面到p埋层之间设有第一p-sink区，第一区与第二区之间设有第二p-sink区。

作为优选方式，第一p-sink区通过金属与阴极短接。

作为优选方式，第二区的第二左N+接触区到左N+低触发区的距离，比第一区的第二右N+接触区到右N+低触发区的距离长。即左边器件的栅长比右边器件的栅长长，这样确保右边ESD防护器件先击穿开启。

作为优选方式，所述第一p-sink区和第二p-sink区通过介质实现。

作为优选方式，所述的介质是SiO₂。

作为优选方式，所述的一种防瞬态闩锁的ESD保护电路，还包括：位于右pwell区上表面且左边与右N+低触发区相切、右边与第二右N+接触区相切的右栅氧化层，以及右栅氧化层上表面的右多晶硅栅极；右多晶硅栅极通过金属与阴极短接；位于左pwell区上表面且右边与左N+低触发区相切、左边与第二左N+接触区相切的左栅氧化层，以及左栅氧化层上表面的左多晶硅栅极；左多晶硅栅极通过金属与阴极短接。

作为优选方式，所述的一种防瞬态闩锁的ESD保护电路，还包括：位于右nwell区上表面且右边与右N+低触发区相切、左边与第一右P+区相切的栅氧化层，以及栅氧化层上表面的多晶硅栅极；栅极通过金属与阳极短接；位于左nwell区上表面且左边与左N+低触发区相切、右边与第一左P+区相切的左栅氧化层，以及左栅氧化层上表面的左多晶硅栅极；左多晶硅栅极通过金属与阳极短接。

本发明的有益效果为：因为本发明提出的ESD防护器件通过调节可调电阻的阻值来调整整个电路的维持电压，而显然调整单个电阻的阻值要比改变一个ESD防护器件的工艺和结构参数容易得多，本发明大大增加了ESD保护电路设计的灵活性，实现了在防止闩锁的前提下能以较低功耗泄放ESD信号的功能，使得该电路的电压适用范围更广。

附图说明

图1为ESD设计窗口图。

图2为本发明实施例1的基于结隔离的电路结构图。

图3为本发明实施例2的基于介质隔离的电路结构图。

图4为本发明实施例3的电路结构图。

图5为本发明实施例4的电路结构图。

图6为本发明的电路结构图的等效电路图。

图7为本发明提出的ESD保护电路的应用电路。

图8为本发明电路结构不同可调电阻时序仿真结果对比图。

其中，01为p型衬底，07为p埋层，02为右nwell区，03为右pwell区，04为右栅氧化层，11为第一右N+接触区，21为第一右P+区，31为器件阳极，12为第二右N+接触区，22为第二右P+区，06为可调电阻，08为阴极，13为右N+低触发区，05为右多晶硅栅极；00为绝缘层。

021为左nwell区，031为左pwell区，111为第一左N+接触区，211为第一左P+区，121为第二左N+接触区，221为第二左P+区，131为左N+低触发区，041为左栅氧化层，051为左多晶硅栅极，71为第一p-sink区，72为第二p-sink区。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

如图2所示，一种防瞬态闩锁的ESD保护电路，包括p型衬底01，在p型衬底上的p埋层07，设置在p埋层07上的第一区和第二区：

第一区包括：设置在p埋层07上的右nwell区02，与右nwell区02右边缘相切的右pwell区03，在右nwell区02上表面注入的第一右N+接触区11以及与其右边缘相切的第一右P+区21，第一右N+接触区11与第一右P+区21表面用金属短接，构成器件阳极31；在右pwell区03上表面注入的第二右N+接触区12以及与其右边缘相切的第二右P+区22，第二右N+接触区12通过金属与可调电阻06相连接，再短接到阴极08，第二右P+区22通过金属与阴极08短接；在右nwell区02和右pwell区03交界处的表面注入形成的右N+低触发区13；

第二区包括：设置p埋层07上的左nwell区021，以及与左nwell区021左边缘相切的左pwell区031，在左nwell区021上表面注入的第一左N+接触区111以及与其左边缘相切的第一左P+区211，第一左N+接触区111与第一左P+区211表面用金属短接，构成器件阳极31，在左pwell区031上表面注入的第二左N+接触区121以及与其左边缘相切的第二左P+区221，第二左N+接触区121通过金属短接到阴极08，第二左P+区221通过金属与阴极08短接，在左nwell区021和左pwell区031交界处的表面注入形成的左N+低触发区131；

第二区的击穿电压比第一区的击穿电压更高，同时又比后续电路的损坏电压更低。

从晶圆上表面到p埋层07之间设有第一p-sink区71，第一区与第二区之间设有第二p-sink区72。第一p-sink区71通过金属与阴极08短接。如此可以实现不同ESD防护电路之间、ESD防护电路与其他内部电路之间的隔离。在具体实现方式中，不同ESD防护器件之间、ESD防护器件与其他内部电路之间的隔离方式可以是PN结隔离，也可以采用介质隔离。

具体的，上述的可调电阻06为多晶硅电阻。

第二区的第二左N+接触区121到左N+低触发区131的距离，比第一区的第二右N+接触区12到右N+低触发区13的距离长。即第二区形成的ESD左边器件的栅长比第一区形成的右边器件的栅长长，这样确保右边ESD防护器件先击穿开启。

第二区形成的左边的ESD防护器件的触发电压比第一区形成的右边ESD防护器件更高，同时又比后续电路的损坏电压更低，这样确保了ESD信号不会损坏到后续的innercircuit。同时因为左边的ESD防护器件发生击穿之前，右边的ESD防护器件已经发生击穿，此时电路的电流很大，而该大电流是由ESD信号产生的，仅凭电源无法维持如此高的电流，所以左边的ESD防护器件在ESD信号结束后并不会发生闩锁。

其工作原理如下：

当ESD电压上升到右pwell区03/右N+低触发区13结击穿电压时，击穿电流中的电子被阳极通过右nwell区02、第一右N+接触区11拉入电极；空穴被阴极通过右pwell区03、第二P+接触区22拉入电极。随着该电流的增大，当该电流在右nwell区02和右pwell区03上产生的压降足以开启寄生pnp，npn管时，由第一右P+区21、右nwell区02、右pwell区03、第二右N+接触区12构成的PNPN结构开启，即右边的ESD防护器件体内的SCR开启。此时电流路径为31—>21—>02—>03—>12，器件发生snapback现象。由于可调电阻06的存在，电流流经可调电阻06产生压降，如此便抬高了第二右N+接触区12的压降。假如器件发生snapback时，第一右N+接触区11到第二右N+接触区12所能达到的最低压降为Vh(即右边的ESD防护器件的维持电压)，流过可调电阻Ra的电流为I，则阳极和阴极之间的压降为IRa+V_h。假设左边的ESD防护器件的击穿电压为V_t2，当IRa+Vh₁＝V_t2时，左边的ESD防护器件发生击穿，该电路再次发生snapback现象。由于SCR器件具有极强的ESD泄放能力，当左边的ESD防护器件击穿时，可以以较低的功耗将ESD信号泄放。又因为触发左边的ESD防护器件发生击穿的电流很高，仅凭电源无法维持如此高的电流，所以左边的ESD防护器件在ESD信号结束后并不会发生闩锁。如此，该电路便实现了在防止闩锁的前提下能以较低功耗泄放ESD信号的功能。

为了防止ESD器件或电路在泄放ESD信号时发生闩锁，目前业界的一般处理方法是提高器件或电路的维持电压，使得维持电压比电源工作电压Vdd大。而改变维持电压的一般处理方法是改变ESD器件的工艺或结构参数。与本发明的电路结构相比，目前的这种做法无疑是复杂的。因为本发明提出的ESD防护电路可以通过调节可调电阻06的阻值来调整整个电路的维持电压。而显然调整单个电阻的阻值要比改变一个ESD防护器件的工艺和结构参数容易得多。这样做的好处是大大增加了设计的灵活性，并使得该电路的电压适用范围更广。

图6为本发明的电路结构图的等效电路图。其中，R_nw是第一区器件的N阱电阻，即右nwell区02的等效电阻；R_pw是第一区器件的P阱电阻，即右pwell区03的等效电阻；Ra为可调电阻。图6的等效电路中，左边支路是第一区器件的等效电路，右边支路是第二区器件的等效电路，二者共用阳极。当阳极出现ESD信号时，因为第一区器件的击穿电压比第二区的低，所以等效电路中的左边支路先开启。但是由于第一区存在可调电阻Ra，随着第一区电流的增大，阳极电压将被提高到第一区器件的击穿电压之上。当阳极电压达到第二区器件的击穿电压时，等效电路中的右边支路随着开启。

以图7所示的应用电路为例，假设将该发明专利技术所提出的一种防瞬态闩锁的ESD保护电路应用于电源电压VDD为5V的inner circuit中，而此时可调电阻06的阻值对应的维持电压恰好满足不发生latch up条件，即此时一种防瞬态闩锁的ESD保护电路的维持电压略大于5V。假如一种防瞬态闩锁的ESD保护电路的后续的inner circuit发生变化，假设电源电压VDD所提供的最大电压变为15V，为了使ESD防护电路不发生闩锁，只需要根据实际应用情况，调大可调电阻06的阻值使之维持电压大于15V即可，而不需要改变ESD防护器件的工艺和结构参数。

图8为本发明电路结构不同可调电阻时序仿真结果对比图，其中仿真电路结构中左边的ESD防护器件的击穿电压在30V左右、右边的ESD防护器件的击穿电压在23V左右。从图8可以看出，该电路结构在t＝1.02×10^-7s时发生第一次snapback，在t＝1.1×10^-7s时发生第二次snapback。随着可调电阻06阻值的增大，该电路结构第一次发生snapback的击穿电压和维持电压也随之增大。由于第二次发生snapback都是因为左边的SCR发生击穿，所以可调电阻06阻值的变化并不会影响该电路结构第二次发生snapback的击穿电压和维持电压。

实施例2

如图3所示，本实施例和实施例2的区别在于：所述第一p-sink区71和第二p-sink区72通过介质实现，所述介质是SiO₂。当p埋层07与所述第一p-sink区71和第二p-sink区72采用相同的介质实现时，它们三者可以视为共同构成了一绝缘层00(如图3所示)。在本实施例的实现方式中，p型衬底01可以为硅衬底。在其他实现方式中，第一p-sink区71和第二p-sink区72也可以采用其他介质实现。

实施例3

如图4所示，本实施例和实施例1的区别在于：还包括位于右pwell区03上表面且左边与右N+低触发区13相切、右边与第二右N+接触区12相切的右栅氧化层04，以及右栅氧化层04上表面的右多晶硅栅极05；右多晶硅栅极05通过金属与阴极08短接；

位于左pwell区031上表面且右边与左N+低触发区131相切、左边与第二左N+接触区121相切的左栅氧化层041，以及左栅氧化层041上表面的左多晶硅栅极051；左多晶硅栅极051通过金属与阴极08短接。

实施例4

如图5所示，本实施例和实施例1的区别在于：还包括右nwell区02上表面且右边与右N+低触发区13相切、左边与第一右P+区21相切的栅氧化层04，以及栅氧化层04上表面的多晶硅栅极05；栅极05通过金属与阳极31短接；

位于左nwell区021上表面且左边与左N+低触发区131相切、右边与第一左P+区211相切的左栅氧化层041，以及左栅氧化层041上表面的左多晶硅栅极051；左多晶硅栅极051通过金属与阳极31短接。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。