一种高速高精度比较器电路设计

摘要

本发明公开了一种高速高精度比较器电路设计，包括第一级可再生放大电路、第二级正反馈锁存电路。该比较器通过在第一级预放大的过程中使用再生电路使得比较器第一级输出信号幅度在更短的时间内达到第二级正反馈锁存级能识别的程度，使得比较器的速度得到提高，从而能应用在高速ADC(模数转换器)中。第二级正反馈锁存级采用两个反相器隔离了比较器的第一级和第二级，改善了第一级可再生放大电路的增益，使比较器的等效输入失调电压降低。另外，相较于在ADC中使用的二阶动态比较器，本发明的比较器负载驱动能力更强，延迟对输入信号差值的变化更不敏感。