高压工艺集成电路方法

摘要

本发明公开了一种高压工艺集成电路方法，包含：步骤1，在P型衬底上注入形成N型深阱,以及注入形成P阱；在高阻区域形成热氧化层；步骤2，对器件表面进行杂质的整体注入，调整N型深阱区硅表面掺杂的浓度，进而调整PMOS阈值电压达到设计要求；步骤3，淀积栅极热氧化层及多晶硅，进行低掺杂注入，调节多晶硅电阻值达到高值电阻的阻值要求,完成多晶硅栅极及高值电阻的刻蚀成型，完成CMOS中PMOS和NMOS的源漏极注入；步骤4,淀积层间介质，刻蚀接触孔并制作电极、引出。本发明采用CMOS栅极多晶硅的低掺杂P型注入来调节高值电阻的电阻值，利用CMOS的源区及漏区注入来同时调整多晶硅栅极的方块电阻，省掉高值电阻的一次光刻步骤，节省了工艺成本。